数字电路8(4路抢答器)(精品·公开课件).pptVIP

抢答器电路设计 第七次课 广东科贸职业学院信息工程系 广东科贸职业学院信息工程系 ? 学习目标 会用中规模集成电路（MSI）设计8人抢答器。 复习前面模块中介绍过的常见中规模集成电路的逻辑功能。 ? 工作任务 根据抢答器组成框图，画出各部分的电路草图。 对需要用到的元器件进行选型。 进行电路的装接、调试、电路图修改和故障调试。 绘制最终的标准电路图。 通过以上步骤，完成8人抢答器电路的设计与调试 二、抢答器的设计与调试 P2M4 抢答器电路设计 抢答器的组成框图： 抢答器的一般组成框图如上图所示。它主要由开关阵列电路、触发锁存电路、解锁电路、编码电路和显示电路等几部分组成。 二、抢答器的设计与调试 P2M4 抢答器电路设计 1、开关阵列电路：该电路由多路开关所组成，每一名竞赛者与一组开关相对应。开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。 2、触发锁存电路：当某一组开关首先被按下时，触发锁存电路被触发，在对应的输出端上产生开关电平信息 同时为防止其他开关随后触发而造成输出紊乱，最先产生的输出电平反馈到使能端上，将触发电路封锁。 3、解锁电路：一轮抢答完成后，应将触发器使能端强迫置1或置0（根据芯片具体情况而定），解除触发锁存电路的封锁，使锁存器重新处于等待接收状态，以便进行下一轮的抢答。 4、编码电路：将触发锁存电路输出端上产生的开关电平信息转换为相应的8421BCD码。 5、显示电路：将编码电路输出的8421BCD码经显示译码驱动器，转换为数码管所需的逻辑状态，驱动LED数码管显示相应的十进制数码。 二、抢答器的设计与调试 P2M4 抢答器电路设计 【设计案例】 项目：4人抢答器的设计 项目编号：SZSA2-1 设计指标： 1、4路开关输入； 2 、稳定显示与输入开关编号相对应的数字1~4； 3、输出具有唯一性和时序第一的特征； 4、一轮抢答完成后通过解锁电路进行解锁，准备进入下 一轮抢答。 任务要求：完成原理图设计、元器件选型、电路装接与调试、电路性能检测、设计文档编写（设计报告格式见附录B，标准电路图纸格式见附录C）。 二、抢答器的设计与调试 P2M4 抢答器电路设计 设计内容（示例）： 1、电路设计及元器件选择 开关阵列电路的设计 下图所示为4路开关阵列电路。当任一开关按下时，对应输出为低电平，否则为高电平。 开关阵列电路 二、抢答器的设计与调试 P2M4 抢答器电路设计 触发锁存电路的设计 下图所示为4路触发锁存电路。图中，74LS373为8D锁存器，74LS20为双-4输入与非门，74LS04为六-反相器。开关阵列电路连接在锁存器 输入端，当所有开关均未按下时，锁存器输出全为高电平， 的输出经4输入与非门和非门后的反馈信号为高电平，作用于锁存器使能端，使锁存器处于等待接受触发输入的状态；当任一开关按下时，输出信号 中相应一路为低电平，则反馈信号变为低电平，作用于锁存器使能端，使锁存器被封锁，不再继续接受触发输入，输出保持在封锁前的状态。 二、抢答器的设计与调试 P2M4 抢答器电路设计 4路触发锁存电路 二、抢答器的设计与调试 P2M4 抢答器电路设计 解锁电路的设计 下图所示为解锁电路，开关为常开开关。当开关打开时， 中的低电平输出经4输入与非门和非门，再经过2输 入或门后反馈至锁存器使能端，使锁存器被封锁；当开关闭合后，2输入或门的输出被强制设为高电平，送至锁存器使能端使得锁存器重新处于等待接受触发输入的状态。 解锁电路 二、抢答器的设计与调试 P2M4 抢答器电路设计 编码电路的设计 下图所示为编码电路。图中74LS147为二-十进制优先编码器，当任意输入为低电平时，输出为相应输入编号的8421BCD码的反码，再经非门后被转换为8421BCD码。 编码电路 二、抢答器的设计与调试 P2M4 抢答器电路设计 译码显示电路的设计 下图所示为译码显示电路。图中CD4511为显示译码驱动器，LC5011为共阴极数码管。输入的8421BCD码经显示译码后驱动数码管，显示相应的十进制数码。 译码显示电路 二、抢答器的设计与调试 P2M4 抢答器电路设计 4人抢答器总体电路设计 二、抢答器的设计与调试 做一做 项目：8路触发锁存电路功能仿真测试 项目编号：SZS2-1 设计指标： ① 8路开关输入； ② 稳定显示与输入开关编号相对应的数字1~8； ③ 输出具有唯一性和时序第一的特征； ④ 一轮抢答完成后通过解锁电路进行解