数字电路review(精品·公开课件).ppt

《计算机结构与逻辑设计》 复习 2 题型 选择题（10题单选，20分） 简答题（5题，25分） 分析与设计（5题，55分） 3 第一章 熟练掌握数制间的相互转换 熟练掌握原码，补码及反码间的相互转换 4 数制 运算码 BCD码 二进制 原码 NBCD码 八进制 补码 循环码 十六进制 反码 余三码 5 3位对应1位 4位对应1位 八进制 ←────────→ 二进制 ────→ ←──── 十六进制 1位对应3位 1位对应4位 二进制 十进制 八进制 十六进制 数制间的转换 6 原码，补码和反码间的相互转换 7 第二章 1. 掌握逻辑代数的基本运算，基本定律，基本 规则 非(NOT) 与(AND) 或(OR) P33 表2.4 置换规则 对偶规则 反演规则 其它运算 公理与定律 等式两边同时执行 0与1 与与或 原变量与反变量 8 2. 掌握逻辑函数几种表示方法之间的转换 逻辑表达式 逻辑图 真值表 卡诺图 标准表达式 最小项与标准与或式 最大项与标准或与式 坐标逻辑相邻排列 9 3. 熟练掌握逻辑函数的化简方法 公式法 并项法 吸收法 消因子法 消项法 配项法 10 3. 熟练掌握逻辑函数的化简方法 卡诺图法 （2）相临单元的个数必须是2N，并组成矩形。 （1）将所有取值为1的最小项合并。 利用无关项进行化简 注意：不要漏圈，也不要重复圈 11 4.熟练掌握组合逻辑电路的分析方法 12 5. 熟悉各类常用中规模组合模块的逻辑功能、工作原理 编码器 译码器 数据选择器 数据分配器 工作原理 输入输出端的要求 功能扩展 应用 13 5. 熟悉各类常用中规模组合模块的逻辑功能、工作原理 编码器74148 译码器74138 优先编码，一－多 反码输出 多－一 S1＝1， S2A＝S2B＝0 产生多输出的组合逻辑电路， 与非门 14 5. 熟悉各类常用中规模组合模块的逻辑功能、工作原理 数据选择器74151 数据分配器 任意函数发生器 用译码器实现 使能端作数据输入端 15 6. 熟练掌握利用最小化和标准化方法设计组合电路 用门网络 用中规模集成模块 译码器和数据选择器的使用注意输入端权值的排列 降维方法的使用 16 7 .了解可编程逻辑器件及其应用 ROM的构成 与阵列和或阵列 PROM，PLA，PAL的区别 PAL16L8的逻辑函数实现 17 8.熟悉组合逻辑电路产生险象的原因，判断险象、消除险象的方法 静态险象 动态现象 逻辑险象 功能险象 增加冗余项 输出端加小电容 选通 逻辑仿真与时序仿真的方法与步骤 “下一事件” 18 第三章 1. 掌握各触发器的逻辑功能和动作特点 置0, 置1和保持 置0, 置1 保持和翻转 置0, 置1 保持和翻转 19 1. 掌握各触发器的逻辑功能和动作特点 普通的电平触发 钟控触发器 主从触发方式 边沿触发方式 20 2. 熟练掌握时序逻辑电路的分析和描述方法 方程 状态转换真值表 状态转换卡诺图 状态转换图 状态转换表 状态流程图 即刻输出方程 状态方程 激励方程 找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律 外输入，现态 外输出，次态 21 3. 熟悉常用时序逻辑电路模块的逻辑功能，掌握其应用 移存74195 移存74194 控制端的有效电平 控制端的有效电平，方式控制端 环形计数器， 扭环形计数器， 分频器 自启动的原理 构成电路分析 构成序列信号发生器 22 3. 熟悉常用时序逻辑电路模块的逻辑功能，掌握其应用 计数器74161 工作的条件 级联 构成任意模计数器 计数器、寄存器 存储单元 译码器、数据选择器 组合逻辑电路 含中规模集成电路的时序逻辑电路分析 23 4. 熟练掌握时序逻辑电路的设计方法 分析设计要求 导出原始状态图 状态化简 状态编码 状态转换表 导出激励方程和输出方程 画逻辑电路图 状态转换真值表或卡诺图 24 5 .了解可编程逻辑器件及其应用 PAL16R8的逻辑函数实现 OLMC的使用 25 第四章 1. 掌握基本算术运算电路的结构和特点 加法器 比较器 半加器 全加器 超前进位原理，4位全加器74283 1位比较器 2位比较器 4位比较器7485 26 2. 掌握ALU的组织 加法 减法 求补电路 乘法 连加算法，移位相加 寄存器时序图 27 3. 了解BCD码算法 修正电路的应用 × 28 第五章 1.掌握半导体存储器的分类和主要特点 RAM 静态，动态 ROM 固定，可编程 29 2. 掌握RAM的基本结构，线性译码和双向译码的特点 2n 2×2n/2 线性译码 双向译码 30 3. 掌握RAM的存储容量与地址、数据位数的关系，存储器的字位扩展方法 位扩展——地址、控制端并联， 输出端分别输出