《数电资料》课件.ppt

* * * * * * * * * * * * * * 特性表（真值表） 现态：锁存器接收输入信号之前的状态，也就是锁存器原来的稳定状态。 次态：锁存器接收输入信号之后所处的新的稳定状态。 次态Qn+1的卡诺图 特性方程 锁存器的特性方程就是锁存器次态Qn+1与输入及现态Qn之间的逻辑关系式 00 01 11 10 0 0 1 × 0 1 1 1 × 0 Qn RS Qn+1 特性表 特性方程 E=1期间有效 特性表 状态图 1 0 S=0 R=1 S=0 R=0 S=1 R=0 S=0 R=1 S=0 R=x S=0 R=0 S=1 R=0 S=x R=0 JK锁存器 E=1期间有效 将S=JQn、R=KQn代入门控RS锁存器的特性方程，得门控JK锁存器的特性方程： 特性表 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转 状态图 波形图 在数字电路中，凡在E时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK锁存器。 第5章作业： P237 习题： 习题： 5-2-5、 5-2-6 * * * * * * * * * * * * * * * * * * * * * * * * 5 锁存器和触发器 5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性 1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 概述 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。 2、锁存器与触发器 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 CP CP 反馈 5.1.2 双稳态存储单元电路 Q端的状态定义为电路输出状态。 电路有两个互补的输出端 1. 电路结构 2、数字逻辑分析 ——电路具有记忆1位二进制数据的功能。 如 Q = 1 如 Q = 0 1 0 0 1 1 0 1 1 0 0 5.2.1 SR 锁存器 5.2 锁存器 5.2.1 D 锁存器 5.2.1 SR 锁存器 5.2 锁存器 1. 基本SR锁存器 初态：R、S信号作用前,Q端的状态，初态用Q n表示。 次态：R、S信号作用后,Q端的 状态次态用Q n+1表示。 1) 工作原理 R=0、S=0 状态不变 0 0 若初态 Q n = 1 1 0 1 若初态 Q n = 0 0 1 0 0 0 无论初态Q n为0或1，锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。 0 1 若初态 Q n = 1 1 0 1 若初态 Q n = 0 0 1 0 1 0 R=0、S=1 置1 无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。 1 0 若初态 Q n = 1 1 1 0 若初态 Q n = 0 1 0 0 1 0 1 R=1 、 S=0 置0 1 1 0 0 S=1 、 R=1 无论初态Q n为0或1，触发器的次态 、 都为0 。 状态不确定 约束条件: SR = 0 当S、R 同时回到0时，由于两个与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。 3）工作波形 3）用或非门构成的基本SR锁存器 、 b.国标逻辑符号 a.电路图 基本R-S 锁存器(由或非门组成)特点: (1) 具有两个稳态(Q=0,Q=1或Q=1,Q=0), 称为 双稳态存储单元电路. (2) 可触发使之翻转 (使R、S之一为1时可翻转). (3) 具有记忆功能(R、S都为0时，保持原来状态). 4）用与非门构成的基本SR锁存器 、 b.国标逻辑符号 a.电路图 4）用与非门构成的基本SR锁存器 、 c.国标逻辑符号 a.电路图 b.功能表 不定 不定 0 0 1 0 1 0 0 1