电平有缓冲级可直接驱动CMOS和TTL电路电源电压范围为5V±10.DOCVIP

PAGE 60 第二部分 组合逻辑电路 第3章 逻辑门电路 PAGE 61 3.3 双极型门电路 3.3.1 概述 双极型电路，是用双极型硅工艺制成的集成电路。双极型数字集成电路主要有TTL、ECL和I2L等类型。 TTL是晶体管输入-晶体管输出的逻辑电路（Transistor-Transistor Logic，目前有中速54/74系列，高速54H/74H系列、肖特基抗饱和54S/74S系列、低功耗肖特基54LS/74LS系列、改进型肖特基54AS/74AS系列和改进型低功耗肖特基54ALS/74ALS系列，其中以54ALS/74ALS系列的功耗最低，速度最快，dp积（延迟-功率积）最小，如表3.3.1-1所示。为了便于比较，表中同时给出了2种CMOS电路的相应参数。 类 型 系 列 性 能 TTL ECL I2L CMOS 54 74 (T1000) 54H 74H (T2000) 54S 74S (T3000) 54LS 74LS (T4000) 54AS 74AS 54ALS 74ALS 100K 4000 (CC4000) 54HC 74HC 电源电压(V) 5 5 5 5 5 5 -5.2 ≥0.8 3～18 5 输出摆幅(V) 2 2 2 2.2 2.2 2.2 0.8 0.6 4.55* 4.3 输出电流(mA) -0.4 16 -0.5 20 -1 20 -0.4 8 -2 20 -0.4 8 -50 50 -0.5* 0.5* -4 4 单门延时(ns) 10 6 4 10 1.5 4 0.75 20 ～30 45* 10 单门功耗(mW) 10 22.5 20 2 20 1 40 1×10-6 50nW* 10nW 表3.3.1-1 双极型电路的主要电性能 *电源电压VDD=5V。 ECL是射极耦合逻辑电路（Emitter-Coupled Logic），单门延迟时间是所有电路中最小的，已经达到几十个ps以下。不过，ECL使用－5.2V电源，与其它电路接口不太方便，并且功耗较大，抗干扰能力较差。 I2L是集成注入逻辑电路（Integrated Injection Logic），电路全部由晶体管组成，没有电阻，所以电路结构十分简单，并且可以工作在低电压、微电流下，是双极型电路中功耗最低的，从而可以高密度集成。但是，I2L的输出幅度小（0.6V左右），抗干扰能力差，开关速度也较低，所以现在已很少有人研究或使用它，国内市场上也很少见到配套产品。 由于CMOS电路具有功耗低、集成度高、电源电压范围大等突出优点，再加CMOS电路工艺改善，在速度方面也日渐接近双极型电路，所以，双极型电路的优势在逐渐丧失。在TTL中，当前使用较多的是LSTTL和ALSTTL，在高速领域中主要是ECL，为此，本节以下部分将简单介绍LSTTL电路的工作原理、电气性能和使用注意事项等。 3.3.2 LSTTL门电路 本节将介绍LSTTL与非门、或非门电路的结构及其工作原理，重点介绍与非门电路。 1．与非门电路 LSTTL与非门电路如图3.3.2-1所示，该电路可以粗略地看作由3部分组成：D1、D2和R1组成的与门输入级，T2和R2组成分相级，以及由T1、T3和T4组成的输出级。分相级和输出级也可以整体看成是反相级。 图3.3.2-1 54LS/74LS系列与非门电路（LS00） 图3.3.2-1的与非门电路可以认为是如下演变而来的： （1）用一个二极管与门和一个三极管非门直接链联构成与非门电路，如图3.3.2-2(a)所示。 （2）该与非门电路的缺点是，当输入为低电平0.3V时，P点电位为1V左右，晶体管T1基极只需0.7V即可导通，所以T1不能良好截止。为此，将电阻RB改为二极管，如图3.3.2-2(b)所示，图中用晶体管T2的B-E结作二极管。 （3）图3.3.2-2(a)电路的另一个缺点是，当输出电压由低电平变为高电平时，由于R3和输出端不可避免的负载电容的存在，输出波形被恶化，传输延迟时间增大。为此可减小R3，但当输出低电平时，R3的减小使T1功耗增大，所以R3既不能太大，也不能太小，最好的解决办法是用一个非线性电阻代替R3：当T1截止时其阻值很小，以利对CL快速充电；当T1导通时其阻值很大，以减小T1静态功耗。显然，可用具有开关功能的晶体管来代替，如图3.3.2-2(b)所示，图中用T3和T4组成的达林顿管代替电阻R3，只要使T1导通时达林顿管截止，T1截止时达林顿管导通即可， 这就是说，T1管和达林顿管的驱动信 图3.3.2-2 LSTTL与非门电路的构成 (a)简单与非门电路 (b)用T2的B-E结代替电阻RB