数字电子技术基础第9章 Verilog HDL语言教学幻灯片.pptVIP

第9章 Verilog HDL语言 Verilog HDL是使用广泛的硬件描述语言，该语言的特点是语言能力强，代码简单，有大量支持仿真的语句与可综合语句。本章介绍该语言中的可综合语句描述数字电路与系统，重点介绍该语言的基本语法、组合电路与时序电路的描述与实际描述举例。;3．标志符取名 标志符取名的规定：标志符必须是字母或下画线开头，长度小于1024；后续部分可以是字母、数字或下画线；Verilog HDL中的标志符区分大小写。 例如，_bus，topp，BUS。 4．系统命令 以$开头的标志符代表Verilog HDL中的命令（系统任务与系统函数），普通的标志符不能以$开头。 5．保留字 Verilog HDL语言内部已经使用的保留字，在Verilog HDL语言编辑器中，保留字以醒目的颜色表示。;9.1.2 数据类型 Verilog HDL中的4种最基本数据类型是：整型（integer）、参数（parameter）型、寄存器（reg）类型和连线（wire）类型。;2．寄存器类型 常用的寄存器类型的关键字为reg。 寄存器类型的信号，必须通过过程赋值语句进行赋值，只能出现在always后面的过程语句中。 寄存器变量的定义格式： 寄存器类型 [矢量范围] 寄存器名[，寄存器名]; 矢量范围以[MSB:LSB]格式描述。 例如：re