计算机组成原理实践环节第4部分：算机组成原理实验.pptVIP

计算机组成原理实验 PLD部件实验 * * 一、总线传输实验 二、运算器部件实验 三、存储部件实验 一 总线传输实验 1. 实验器材 FD-CES实验仪一台,PLD实验板一块。 2. 实验要求 把两个数据分别写入74373和74374中， 再使用RAM作中间单元来交换这两个数据。 3. 实验框图 见图1。 图1 总线传输实验框图 4. 实验原理 本实验中，M、BUF位于实验仪内，M为 6116RAM，IAB10~IAB0为它的地址线(IAB10 应等于0)，RC为有效“读信”号，WC为有效“写入” 信号，BUF为74245，在按下实验仪的控制台的 STEP键后，LED数码管的小数点亮，这时RF=0， 允许74245，DIR控制74245导通方向:0为A-B (读出RAM)，1为B-A(写入RAM)。IDB7~IDB0 为实验仪的内部总线，可接Ll5~L8来显示IDB的数 据。 74244为8位三态门，OE=0时，把K7~K0的数 据输入到IDB上。 74377为8位D触发器，CK为上跳有效时钟，EN 为允许输入(恒接为0)，它的输出接L8~Ll5。 74373为8位带三态透明锁存器，GT为接数门控 端，OE为输出控制，OE=0时锁存器输出至IDB。 74374为8位D触发器，CK为电平上跳有效接数 时钟，O