基于veriloghdl数字频率计设计与实现.docVIP

AfWbgH 郭祥斌 《计算机组成 徵鲱為鑫魏 院计算机与通信工程专 业 网络工程 班 级 网络工程08-02学 号 200858080223 学生姓名 郭祥斌 指导教师 陈沅涛 课程成绩 完成日期2010年12月31 课程设计任务书 学院：计算机与通信T程学院 专业：网络工程专业 课程名称 计算机组成原理 课程设计 时间 2010?2011学年第一学期 17?18周 学生姓名 郭祥斌 指导老师 陈沅涛 题目 基于Verilog HDL数字频率计设计与实现 主要内容：（1）数字频率计前端信号的放大整形处理（2） 数字频率计的Verilog HDL设计实现 （3）数字频率计的 CPLD/FPGA 制作 要求：（1）通过对和应文献的收集、分析以及总结，给山和应课题的竹景、 意义 及现状研究分析。（2）通过课题设计，掌握计算机组成原理的 分析方法和设计方法。。（3）学按要求编写课程设计报告书，能正确阐述设 计和实验结果。（4）学生应抱着严谨认真的态度积极投入到课程设计过程中， 认真查阅相应文献以及实现，给出个人分析、设计以及实现。 应当提交的文件：（1）课程设计报告。（2）课程设计附件（主要是源 程序）。 学 院计算机通信工程 班 级 网络 学 院计算机通信工程 班 级 网络08-02班 学生姓名 郭祥斌 课程成绩 专 业 学 号 指导教师 完成日期 络工程 200858080223 陈