基于veriloghdl的乐曲演奏电路设计.docVIP

1引言 随着EDA技术的进展，难于可编程的数字电子系统设计的完整方案越来越受到人们的重视。与利用 微处理器（CPU或MCU）来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要fi杂得多，如果 不借助于功能强人的EDA工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路 也难以实现。如何使川EDA工具设计电了系统是人们普遍关心的问题。木课程设计主要是采川FPGA 器件驱动小扬声器构成-?个乐曲演奏电路，FPGA器件选择Altera的EPF10K10,在MAX + plus II 的EDA软件平台上，实现了乐曲演奏屯路的设计。 1.1课程设计的目的 本课程设计主要是基于Verilog HDL设计乐曲演奏电路，系统实现是用硬件描述语言 Verilog HDL按分频控制的方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲。该设计的目的在于加深对EDA技术的理解，掌握乐曲演奏电路的工 作原理，了解怎样控制音调的高低变化和音长，从而完成乐曲的自动循环演奏。 1.2课程设计的要求 本课程设计中山于每一个音调对应不同的频率，从而输出对应频率的声音。因此本设计 要求通过控制输出到扬声器的激励信号频率的高低和持续的吋间，从而使扬声器发山连 续的乐曲声，且当乐曲演奏完成时，保证能自动从头开始演奏。 1.3设计平台 MAX + plus II是美M Altera公司的一利1