基于verilog的有限状态机设计.docVIP

基于Verilog的有限状态机设计与优化 1引言 在集成电路的设计过程中，不论是使用FPGA还是 ASIC来实现，有限状态机经常是作为一个电路设计的关键 部分而出现的.状态机的功能是否完善（是否强壮型）对 整个电路会产生重大的影响. 有限状态机主要有两种类型：Moore型状态机和M ealy型状态机.Moore型状态机是指输出只与当前状态有 关，与输入信号无直接关系.而Mealy型状态机的输出不只 与当前状态有关，还与输入信号有关. 文中以目前常用的硬件描述语言Verilog HDL为基础， 对不同的状态机编码类型和状态机描述风格对状态机性能 的影响进行了深入的分析.分别使用Xilinx ISE和Design Compiler对实例进行了综合，分析了面积、速度与功耗的信 息，给出了对于不同类型状态机的最佳编码风格. 2状态机编码 状态的编码方式最常用的有二进制码、格雷码和独热码三 种，不同的状态机编码方式对状态机的影响非常大.如表1 所示. 二进制的编码从第一个状态到最后一个状态是按二进制码 的顺序排列的，是一种最普通的编码方式. 表1不同的编码比较 十进制码 Binary code Gray code One- hot code 0 000 000 0001 1 001 001 0010 2 010 Oil 0100 3 011 010 1000 用格雷码进行状态的变换时，相邻状