vcs使用新.pptVIP

VCS使用 2006.03.20 内容 常用选项 混合编译 VCD/VCD+ PLI Coverage 后仿真 常用选项 vcs -f filelist -RI -line +difine+WIDTH=5 vcs dir/*.v +incdir+inc_dir -RI -line –Mupdate 其它选项: vcs -help 演示 Debug CLI (不熟,见VCS_S11_Unit_02.pdf) VirSim交互Debug (各种技巧见VCS_S11_Unit_03.pdf) (个人觉得比较好用的一个技巧:Custom Radixes) 混合编译 一个SoC的makefile: VHDLANALYZER = vhdlan -nc +v2k VLOGANALYZER = vlogan -nc +v2k ALL: ARBITER BRIDGE DMAC INTC MEMC UART GPIO TRNG MODEL ARBITER: ${VLOGANALYZER} ../Lib/ARBITER/*.v +incdir+../Lib/ARBITER BRIDGE: ${VLOGANALYZER} ../Lib/BRIDGE/*.v +incdir+../Lib/BRIDGE DMAC: ${VLOGANALYZER} ../Lib/DMAC/*.v +incdir+../Lib/DMAC/ INTC: ${VLOGANALYZER} ../Lib/IntCtrl/*.v +incdir+../Lib/IntCtrl MEMC: ${VLOGANALYZER} ../Lib/MemCtrl/*.v +incdir+../Lib/MemCtrl UART: ${VLOGANALYZER} ../Lib/UART/*.v +incdir+../Lib/UART GPIO: ${VLOGANALYZER} ../Lib/GPIO/*.v +incdir+../Lib/GPIO TRNG: ${VLOGANALYZER} ../Lib/TRNG/*.v +incdir+../Lib/TRNG MODEL: ${VLOGANALYZER} ../Model/Pll_a/*.v ../Model/SDRAM/*.v ../Model/ARTISAN_RAM/*.v ../Model/TRNG_A/*.v ../Model/DW/*.v +notimingcheck VCSSIM: vcs -nc -lmc-swift ../Lib/ck520_4k_model.linux/*.v ../System/*.v +incdir+../System -mhdl -RI +notimingcheck (vlogan: 编译,中间结果保存在VERILOG目录下; vcs:仿真) VirSim的两种运行方式 交互模式（interactive mode） 允许实时的控制仿真的进行，允许在模拟的过程中改变寄存器的值或者设置，这些改变会实时地影响到模拟的结果 后处理模式（post-processing mode） 先倒出用户指定选择的信号及其变化过程到一个文件中，这个文件是VCD+类型的。VCD+文件里面记录了VCS模拟的结果，和信号的变化历史等信息。然后可以用VirSim来分析这个文件 (验证人员将波形保存,由设计人员查错; 并行工作;后仿真) 保存波形 两种波形文件 VCD : ASCII文件 VCD+: 二进制文件 VCD文件比较大(大概是VCD+的8倍),占用太多硬盘资源,但VCS在调用VCD文件时会自动转换成VCD+文件 VCD文件(1) 准备工作: 修改testbanch initial begin $dumpfile(div_wave.vcd); $dumplimit(4096); $dumpvars;// $dumpvars(0,div_tb) end (其他系统任务: $dumpoff $dumpon $dumpflush … 见A Verilog HDL Primer) VCD文件(2) 生成VCD文件 vcs *.v –RI 查看VCD文件 vcs –RPP *.v +vcdfile+div_wave.vcd (会自动生产div_wave.vcd.vpd文件) VCD+文件(1) 准备工作:修改testbench文件 initial begin $vcdpluson(0,div_tb); $vcdplustraceon(div_tb); end