80386管脚图详解.DOCVIP

80386管脚图详解 80386 采用132 引脚的栅状阵列封装(PGA)，其中34 条地址线(A31～A2、BE3 ～BE0 )， 32 条数据线(D31～D0)，3 条中断线，1 条时钟线，13 条控制线，20 条电源线VCC，21 条地线Vss，还有8 条为空。图5.11 是80386 CPU 的逻辑引脚图。与8086/8088 相比，需要说 明以下几点： 图5.11 80386 CPU 的逻辑引脚图 1. 时钟( CLK2) 80386 的基本定时信号由CLK2 提供高。CLK2 的频率是80386 内部时钟信号频率的两 倍，输入该信号与82384 时钟信号同步，经80386 内部2 分频之后得到80386 的工作基准频率信号。 2. 数据总线(D31～D0) 它为80386 和其他设备之间提供数据通路，32 位数据总线，双向三态，一次可传送8 位、16 位或32 位数据，由输入信号(BE3 ～BE0 )和BE16确定，在任何写操作周期(包括暂 停周期和停机周期)，80386 总是驱动数据总线的所有32 位信号，而不管当前总线的实际宽度。 ·136·微机原理与接口技术 3. 地址总线(A31～A2，BE3 ～BE0 ) (1) A31～A2：地址总线，输出三态，和BE3 ～BE0 相结合起到32 位地址的作用。80386 地址总线包含A2～A31 地址线和字节选通线BE3 ～BE0 。BE3 ～BE0 线的功能与8086 和80286 系统的A0 和BHE 的非常相似，它们是内部地址信号A0 和A1 的译码。80386 有一个32 位数据总线，所以内存可以建立4B 宽的存储体。BE3 ～BE0 信号是用来选通这4 个存储体。这些单独选通可以使80386 的内存传送或者接收字节、字或者双字。 (2) BE3 ～BE0 ：字节选通信号。用于选通在当前的传送操作要涉及4B 数据中的那几个字节。BE0 对应于D0～D7，BE1对应于D8～D15，BE2 对应于D16～D23，BE3 对应于D24～D31。 4. 总线周期定义信号(M/IO ，W/R ，D/C ， LOCK ，三态，输出，用来定义正在进行的总线周期类型) (1) M/ IO ：存储器/输入输出选择信号，输出信号。高电平时访问存储器，低电平时访问I/O 端口。M/IO 指示操作是读入内存还是直接I/O 操作。80386 直接I/O 端口简单地把8086 和80286 端口结构扩充成32 位端口。32 位I/O 端口可以通过并联8 位I/O 端口设备，如8255A 来构成。80386 可以使用所有8 位端口地址的IN 或OUT 指令来编址256 个8 位端口、128 个16 位端口、64 个32 位端口。使用DX 寄存器存放16 位端口地址，80386 可以编址64K 个8 位端口、32K 个16 位端口或8K 个32 位端口。 (2) W/R ：读/写控制输出信号，高电平时写入，低电平时读出，W/R 信号指示是否发生了读/写操作。 (3) D/C ：数/控控制信号，输出。高电平时传送数据，低电平时传送指令代码，D/C 指示总线操作是一个数据、读/写还是控制字传输(如取一个操作码)。 W/R ，D/C ，M/IO 是总线周期定义信号。当80386 驱动ADS(地址状态)输出信号有效时，这三个信号被驱动为有效，根据3 个信号的功能可得到总线周期定义，如表5-8 所示。 表5-8 总线周期定义 M/IO D/ C W/ R 总线周期类型 是否锁定 L L L 中断响应 是 L L H 不会出现 / L H L 读I/O 数据 否 L H H 写I/O 数据 否 H L L 读存储器代码 否 H L H 暂停(地址＝2)，停机(地址＝0) 否 H H L 读存储器数据 某些周期 H H H 写存储器数据 某些周期 (4) LOCK ：总线周期封锁信号，低电平有效。 5. 总线控制信号(ADS ， READY ， NA ， BE 16) 这组信号用来表示总线周期何时开始，也是其他系统硬件可以地址流水方式、数据总线的宽度和总线周期的终结。 (1) ADS ：地址选通信号，三态输出，低电平有效。当有效时，表示总线周期中地址·136· 信号有效。当有效地址、BE 信号和总线周期定义信号均在总线上时，ADS 信号将被设置。80386 地址总线是不可复用的，所以8086 类型的ALE 信号是不需要的。但是，在某些80386 系统中，ADS 信号用于一种称为地址流水线的模式，将地址传送到外部锁存器。地址流水线的原理是：如果一个地址保持在外部锁存器的输出端，80386 就