基于Cadence信号完整性仿真步骤.pdfVIP

目录 1.仿真前的准备工作 2 1.1 找到需要仿真的芯片的 IBIS 模型 2 1.2 模型转换 （IBIS→DML ）2 1.3 添加模型到 Cadence 的模型库中5 2. 对电路板进行设置（Setup Advisor）7 2.1 准备好要仿真的电路板7 2.2 调用参数设置向导7 2.3 叠层设置8 2.4 设置 DC 电压值9 2.5 器件设置（Device Setup ）10 2.6 SI 模型分配12 2.7 SI 检查（SI Audit）16 2.8 完成参数设置18 3.进行信号完整性仿真（反射） 19 3.1 开始仿真19 3.2 选择所要仿真的网络19 3.3 提取网络的拓扑结构20 3.4 给驱动端 U8 添加激励信号21 3.5 设置激励信号的参数22 3.6 执行反射仿真22 3.7 仿真结果22 1 1.仿真前的准备工作 1.1 找到需要仿真的芯片的IBIS模型 一般可以从芯片制造商网站上找到，如果没有，可能要通过其它途径获得如从 SPICE 模型中提取。 1.2 模型转换 （IBIS→DML） 将 IBIS 模型转换为 DML 模型，运用 Cadence 的Model Integrity 工具将 IBIS 模型 转化为 Cadence 能识别的 DML 模型，并验证仿真模型。 （1）单击“开始”按钮→“所有程序”→“Allegro SPB 15.5 ”→“Model Integrity ”， 如图 1-1 所示： 图 1-1 Model Integrity 工具窗口 （2 ）选择“File ”→“Open ”，打开一个IBIS 模型如图 1-2 所示： 2 图 1-2 打开一个 IBIS 模型 （3 ）在“Physical View ”栏中，单击IBIS 文件“sn74avca16245”→选择菜单栏里 的“Options ”→“Translation Options Editor ”→弹出“Translation Options ”窗口，如图 1-3 所示： 图 1-3 Translation Options 窗口 3 （4 ）默认选择“Make model names unique ”，这个设置为每个IOCell 模型名附加 IBIS 文件名。单击“OK”，关闭“Translation Options ”窗口。 （5 ）在“Physical View ”栏中，单击IBIS 文件“sn74avca16245”→单击鼠标右键 →选择“IBIS to DML ”（如图1-4 所示）,系统会提示是否重写→选择“是”（如图1-5 所示），重写文档。这时在原先IBIS 文件的目录下面会生成相应的 DML 模型（如图 1-6 所示）。 图 1-4 IBIS→DML 转换窗口 图 1-5 模型转换提示框