53可变模计数器verilogHDL模型-西安培华学院.DOCVIP

西安培华学院本科毕业论文（设计） 基于CPLD可变模计数器的设计与实现 PAGE PAGE IV 题目 基于CPLD可变模计数器的设计与实现 作者姓名 侯文强 指导教师 刘笃仁 二级学院 电气信息工程学院 专 业 电子信息工程 学 号 7B081213 2012年5月10日 西安培华学院本科毕业论文（设计） 基于CPLD的可变模计数器的设计与实现 PAGE 1 基于CPLD的可变模计数器的设计与实现 摘 要 随着电子技术、计算机技术和EDA技术的不断发展，利用FPGA/CPLD进行数字系统的开发已被广泛应用于通信、航天、医疗电子、工业控制等领域。与传统电路设计方法相比，FPGA/CPLD具有功能强大，开发周期短，投资少，便于追踪市场变化及时修改产品设计，以及开发工具智能化等特点。近年来，FPGA/CPLD发展迅速，随着集成电路制造工艺的不断进步，高性价比的FPGA/CPLD器件推陈出新，使FPGA/CPLD成为当今硬件设计的重要途径。在FPGA/CPLD的应用设计开发中，Verilog作为一种主流的硬件描述语言，具有很强的电路描述和建模能力，能从多个层次对