数字电子技术自测练习第5-章.pptVIP

* 数字电子技术习题练习 数字电子技术 第 5 章 时序逻辑电路 单项选择题 1、时序逻辑电路在结构上 ( ) 。 A 必须有组合逻辑电路 × B 必须有存储电路 √ 必有存储电路和组合逻辑电路 C × D 以上均正确 × 分 析 提 示 根据时序逻辑电路任一时刻的输出信号，不仅取决于该时刻的输入信号，还与输入信号作用前电路所处的状态有关的功能特点，在结构上必须有存储电路记忆电路以前所处的状态。 数字电子技术 第 5 章 时序逻辑电路 单项选择题 2、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑 电路 ( ) 。 A 没有触发器 × B 没有统一的时钟脉冲控制 √ 没有稳定状态 C × D 输出只与内部状态有关 × 分 析 提 示 异步时序逻辑电路在结构上，各触发器的时钟端不接到同一个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同步 。 数字电子技术 第 5 章 时序逻辑电路 单项选择题 3、图示各逻辑电路中，为一位二进制计数器的是 ( ) 。 A √ B × C × D × 分 析 提 示 一位二进制计数器的状态方程为 每作用1个时钟CP 信号，状态变化1次。 按各电路的连接方式，求出驱动方程 并代入特性方程 。 数字电子技术 第 5 章 时序逻辑电路 单项选择题 4、从0开始计数的N进制增量计数器，最后一个计数状态为 ( ) 。 N A × N－1 B √ N + 1 C × 2 N D × 分 析 提 示 从0开始计数的N进制增量计数器，其计数状态依次是0、1、2、…、 N－1 ，共 N 个计数状态。 数字电子技术 第 5 章 时序逻辑电路 单项选择题 5、由 n 个触发器构成的计数器，最多计数个数为 ( ) 。 n 个 A × n2 B × 2n 个 C × 2n 个 D √ 分 析 提 示 每个触发器 Q 端有 0、1 两种可能状态， n 个触发器有 2n 种可能的状态，最多计数个数为 2n 个 。 数字电子技术 第 5 章 时序逻辑电路 单项选择题 6、若构成一个十二进制计数器，所用触发器至少 ( ) 。 12 个 A × 3 个 B × 4 个 C √ 6 个 D × 分 析 提 示 进制数 N = 12，设触发器的个数为n，按 N ≤2n 关系计算n ，并取最小整数， n = 4。 数字电子技术 第 5 章 时序逻辑电路 单项选择题 7、 3位移位寄存器组成的环形计数器，其进制数为 ( ) 。 6 进制 A × 8 进制 B × 4 进制 C × 3 进制 D √ 分 析 提 示 n 位环形计数器，由 n 个触发器构成，有效状态数 = n 。 计数器的进制数 = 有效状态数 。 数字电子技术 第 5 章 时序逻辑电路 单项选择题 8、 3位移位寄存器组成的扭环形计数器，其进制数为 ( ) 。 3 进制 A × 6 进制 B √ 8 进制 C × 2 进制 D × 分 析