多路抢答器设计报告及收音机焊接.docVIP

多路抢答器设计 引言 随着我国经济和文化事业的发展，在很多公开竞争场合要求有公正的竞争裁决，诸如证券、股票交易及各种智力竞赛等,因此出现了抢答器。它可以根据参赛规则要求，严格区分参赛选手抢答的先后顺序后，显示相应信息等。本次课设采用数字电路控制方式设计了一款八路抢答器。 设计要求 （1）抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志。 （2）当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮； （3）有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。当达到限定时间时，发出声响以示警告。 （4）在电路中设计一个计时功能电路，要求计时电路按秒显示，最多时限为1分钟，当时间显示一旦到达59秒，下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。亦可倒计时显示。 设计原理及框图 多路抢答器有多种设计方式，本设计采用数字电路控制方式。它主要由输入控制电路、输入锁存与提示电路、编码电路、抢答倒计时电路、音响提示电路及选手累计得分控制电路组成。多路抢答器原理框图如图1所示。 图1 多路抢答器原理框图 表1 原理图统计数据表 名称 数量 名称 数量 元器件 158 未连接的管脚 27 真实元器件 99 总管脚数 852 虚拟元器件 59 层次块实例 0 栅极 49 唯一层次块 0 网络 174 支电路实例 15 网络中的管脚 825 唯一支电路 15 表2 使用器材一览表 材料单 虚拟元器件 描述 数量 描述 数量 74LS08D 10 电源, VCC 7 74LS04D 11 电源, DGND 3 74LS160D 16 时钟脉冲, 1kHz 5 V 1 5排电阻 1kΩ 16 电阻, 1kΩ 2 74LS147D 1 时钟脉冲, 10kHz 5 V 1 74LS00D 1 时钟脉冲, 100kHz 5 V 1 74LS74D 8 PROBE_RED, 2.5 V 8 74LS192D 3 显示管 20 74LS11D 1 单刀单掷开关 11 4位开关 2 音响（200HZ） 1 器件说明 1.D触发器 D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q只在CLOCK由低电平到高电平的转换时刻才会跟随输入D的状态而变化，其他时候Q则维持不变。图3显示了上升沿触发D触发器的时序图，表3则是其真值表。设计中输入控制电路由8个D触发器（74LS74D逻辑符号图如图2所示）构成。 图2 D触发器逻辑符号图 图3 D触发器的时序图 表3 D触发器真值表 2.74LS147D优先编码器 优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码，本设计的编码电路核心采用10线-4线优先编码器74LS147D构成。其逻辑符号如图4所示，功能表见表4。 图4 74LS147逻辑符号图 表4 74LS147优先权编码器功能表 输入 输出 1 2 3 4 5 6 7 8 9 D C B A 1 1 1 1 1 1 1 1 1 1 1 1 1 * * * * * * * * 0 0 1 1 0 * * * * * * * 0 1 0 1 1 1 * * * * * * 0 1 1 1 0 0 0 * * * * * 0 1 1 1 1 0 0 1 * * * * 0 1 1 1 1 1 0 1 0 * * * 0 1 1 1 1 1 1 0 1 1 * * 0 1 1 1 1 1 0 1 1 0 0 * 0 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 3.十进制可逆计数器74LS192 74LS192是同步十进制可逆计数器，它具有双时钟输入、清除和置数等功能。其逻辑符号如图5所示，功能表见表5。 图5 74LS192逻辑符号图 表5 74LS192功能表 输入 输出 CLR LOAD UP DOWN D C B A D C B A 1 * * * * * * * 0 0 0 0 0 0 * * D C B A D C B A 0 1 1 * * * * 加计数 0 1 1 * * * * 减计数 设计过程 1. 输入控制电路设计 多路抢答器要求，当选手抢答时抢答器要通过指示灯有相应的信息显示，并且显示信息要保留，直到主持人清除为止。另外，当有选手抢到答题权时，其他选手抢答请求应该被屏蔽。因此，采用触发器可以满足控制电路要求。仿真电路如图6所示。 在输入控制电路图中，输入控制电路由八个D触发器组成。每个D触发器的输入引脚D为参赛选手抢答信号输入端；反向输出Q引脚为相应抢答信息输出端，当有参赛选手抢答时，输入控制电路的相应引