第3章网组合逻辑电路.pptVIP

第3章 组合逻辑电路 学时分配：共10学时 教学目标：通过本章的学习，掌握组合逻辑电路的分析和设计；熟悉组合逻辑的竞争和冒险。掌握组合模块电路（优先编码器、译码器、数据选择器、加法器和比较器等）的电路功能、逻辑关系、扩展和应用。 3.1 概述 一、组合逻辑电路的逻辑功能特点：任意时刻的输出仅仅取决于该时刻的输入，与电路以前的状态无关。 二、电路的结构特点：电路中不包含有记忆单元；电路中不存在输出到输入的反馈连接；电路由逻辑门构成。 对于任何一个多输入、多输出的组合逻辑电路，都可由框图示意： 三、时序逻辑电路： 是与组合逻辑电路相对的另一种数字电路，任意时刻的输出信号不仅取决于该时刻的输入信号，还取决于电路原来的状态，即与以前的输入信号有关。 3.2 组合逻辑电路的分析方法 一、分析的目的 根据给定的逻辑电路图，经过分析，确定电路能完成的逻辑功能；或用于检测新设计的逻辑电路是否实现了预定的逻辑功能。 二、分析步骤 1.根据所给的逻辑电路写出输出函数的逻辑表达式； 2.根据逻辑表达式列出真值表或化简后列出真值表； 3.得出电路的逻辑功能。 分析过程一般包含以下几个步骤： 解：（1）由逻辑图逐级写出表达式（借助中间变量P）。 （2）化简与变换： 3.3 组合逻辑电路的设计方法 一般步骤： 1.分析设计要求，列出逻辑函数的真值表（把一个逻辑问题表达成一个逻辑函数）。 A.确定输入