实验六移位存器的设计.docVIP

实验六　移位寄存器的设计 一、实验目的 　 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 　2、熟悉移位寄存器的应用 — 实现数据的串行、并行转换和构成环形计数器。 二、实验预习要求 　1、复习有关寄存器及串行、并行转换器有关内容。 　2、查阅CC40194、CC4011及CC4068 逻辑线路。熟悉其逻辑功能及引脚排列。 　3、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？ 　4、使寄存器清零，除采用输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？ 5、若进行循环左移，图6－4接线应如何改接？ 6、画出用两片CC40194构成的七位左移串 / 并行转换器线路。 7、画出用两片CC40194构成的七位左移并 / 串行转换器线路。 三、实验设备及器件 1、 ＋5V直流电源 2、 单次脉冲源 3、 逻辑电平开关 4、 逻辑电平显示器 5、 CC40194×2（74LS194） CC4011(74LS00) CC4068(74LS30) 四、设计方法与参考资料 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 　　本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图6－1所示。 其中 D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR 为右移串行输入端，SL 为左移串行输入端；S1、S0 为操作模式控制端；为直接无条件清零端； 图6－1 CC40194的逻辑符号及引脚功能 CP为时钟脉冲输入端。 CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。 S1、S0和端的控制作用如表6－1。 2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累 表6－1 功能 输 入 输 出 CP S1 S0 SR SL DO D1 D2 D3 Q0 Q1 Q2 Q3 清除 × 0 × × × × × × × × 0 0 0 0 送数 ↑ 1 1 1 × × a b c d a b c d 右移 ↑ 1 0 1 DSR × × × × × DSR Q0 Q1 Q2 左移 ↑ 1 1 0 × DSL × × × × Q1 Q2 Q3 DSL 保持 ↑ 1 0 0 × × × × × × 保持 ↓ 1 × × × × × × × × 加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 环形计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位， 如图6－2所示，把输出端 Q3 和右移串行输入端SR 相连接，设初始状态Q0Q1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表6－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图6－2 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。 表6－2 CP Q0 Q1 Q2 Q3 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 图 6－2 环形计数器 如果将输出QO与左移串行输入端SL相连接，即可达左移循环移位。 (2)实现数据串、并行转换 ① 串行/并行转换器 串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。 图6－3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。 图6－3 七位串行 / 并行转换器 电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当Q7＝1时，S1为0，使之成为S1S0＝01的串入右移工作方式，当Q7＝0时，S1＝1，有S1S0＝10，则串行送数结束，标志着串行输入的数据已转换成并行输出了。 串行/并行转换的具体过程如下： 转换前，端加低电平，使1、2两片寄存器的内容清0，此时S1S0＝11，寄存