第七章时逻辑电路(稀客大).pptVIP

第七章 常用时序逻辑功能器件 一、集成数码寄存器74LS175 二、移位寄存器 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表 四、环形移位寄存器 TTL：7490（异步二—五—十进制加法计数器），74160（同步十进制计数器），74161（同步4位二进制计数器），74190（同步十进制加/减计数器），74191（同步4位二进制加/减计数器），74192（同步十进制加/减计数器－双时钟控制），74193（同步4位二进制加/减计数器－双时钟控制）； CMOS：40160、40161、40190、40191、40193（功能同TTL对应型号），4510（可预置BCD加/减计数器－单时钟），4518（双BCD同步加/减计数器），40110（十进制加/减计数/锁存/七段译码/驱动器）。 (2) 画出卡诺图，求出D触发器的驱动方程 (3)画出逻辑电路图 (4) 画出完整的状态图，检查设计的计数器能否自启动。 三、二—五—十进制异步加法计数器 例 用74161构成九进制加计数器。 例 用74161组成256进制计数器。 试设计一个能控制光点右移、左移、停止的控制电路。光点右移表示电机正转，光点左移表示电机反转，光点停止移动表示电机停转。 电机运转规律如下：正转20秒—停10秒—反转20秒—停10秒—正转20秒……。 解：光点移动可通过发光二极管的亮、灭变化显示出来。为此控制电路应包含两部分：发光二极管的驱动电路和产生控制脉冲的电路。 如果四个发光二极管中只有一个亮，并能从左向右或从右向左依次亮，就形成了光点的移动。 四位双向移位寄存器74194具有送数、左移、右移、保持功能。用74194驱动发光二极管，便可得到符合题目要求的功能。 设法跳过16?9=7个状态 1 1 CP 1 例 用74161构成九进制加计数器。 …… … 1 0 0 1 9 0 0 0 1 8 ……. … 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 1 1 1 1 15 QA QB QC QD CP (1) 反馈清零法 设法跳过16?9=7个状态 …… … 1 0 0 1 9 0 0 0 1 8 ……. … 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 1 1 1 1 15 QA QB QC QD CP (2) 反馈置数法: 例：用清零法用74160实现六进制计数器。 六进制加 法计数器 过渡状态 RD=Q1Q2 清零法存在问题: 清零信号持续时间短,可靠性差。 增加基本RS触发器, 使经译码后送RD的清零信号保持半个CP周期, 从而可靠清零。 改进电路: 置数法： 六进制加 法计数器 置0 置9 LD=Q2Q0 LD=Q2 解： 因为1片74161只能构成16进制计数器，而256 = 16×16，所以要用两片74161才能构成此计数器。 片与片之间的连接通常有两种方式： 并行进位 (低位片的进位信号作为高位片的使能信号) 串行进位 (低位片的进位信号作为高位片的时钟脉冲，即异步计数方式) 解题分析 (2) MN的情况 用两片N进制计数器实现N?N以内任意进制计数器(NMN?N) 有四种设计方法: 串行进位方式 并行进位方式 整体清零方式 整体置数方式 适合于M=N1 ? N2的情况 适合于M为大于 N的素数 的情况 1 N = 16×16=256 计数状态 : 0000 0000 ～1111 1111 串行进位：低位片的进位作为高位片的时钟 CP 1 1 1 1 + 0 0 0 1 并行进位： 低位片的进位作为高位片的使能 例：用两片74160接成百进制计数器。 N1 N2 接无效电平 接有效 电平 (百位) ? 串行进位连接方法: (CP不同) N=N1 ? N2 ? 并行进位连接方法： (CP相同) 个位 十位 只有当第一片计数到1001使C1=1时第二片才为计数状态, 此时来CP上升沿两片同时加1计数,其它时间只第一片计数。 1时第二 片计数 接有效 电平 接无效电平 N=N1 ? N2 ? 整体清零方式 M=10 ? 2 + 9 =29 (素数) 两个清0端 并联 注意: 片(2)不出现1001状态,C无进位输出,门G1输出脉冲极窄 不适合作进位信号. 进位由28译码输出. 存在问题:清零信号持续时间短,可靠性差。 ? 整体置数方式 工作可靠,进位信号可直接从门G引出。 M=