第六章 时序逻辑电路的分析和设计.ppt

作者：清华大学电子工程系 罗嵘 第*页 第六章 时序逻辑电路的分析和设计 第*页 一、时序逻辑电路 §1.概述 组合逻辑电路： 如译码器，全加器，数据选择器 时序逻辑电路(简称时序电路)—— 任意时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态，即与以前的输入信号有关，如触发器，寄存器，计数器和移位寄存器等（有记忆功能）。 第*页 输入 输出 时序电路结构图 组合逻辑电路 记忆电路 ? ? ? ? ? ? Q1 Qk Y1 Yr z1 z2 zm x1 x2 xn 内部输入 反馈 a)包含组