用于NAND闪存的LDPC码研究.pdf

摘 要 NAND 闪存目前在电子产品中广泛使用。但是，NAND 闪存容易出现存储错误，特 别是随着工艺的进步和多位技术（MLC ）的采用，闪存存储密度大幅度增加，误码率也 急剧提高。如何提高NAND 闪存的可靠性，降低高误码率，成为一个重要的研究热点。 LDPC 码因其优异的性能和强大的纠错能力而开始被用于NAND 闪存。NAND 闪存大 容量、低成本的要求以及误码率高的特点，要求LDPC 码为高码率的长码，且具有高性 能和低复杂度；同时，闪存高速的数据交换要求LDPC 码可快速编码。因此，构造可快 速编码且高性能的高码率LDPC 码，以及设计收敛快速、复杂度低的译码算法，具有重 要的意义。 本文研究用于NAND 闪存的LDPC 码构造方法。提出了一种可快速编码的高性能 准循环LDPC 码构造方法。该方法在构造右半部分矩阵时采用了准双对角线结构，从而 实现快速的系统编码；构造左半部分矩阵时，设计了一种优化计算量的六环消去算法， 从而实现高效的短环消除，大幅度减少了构造高码率LDPC 长码的计算量。仿真表明， 与现有用于 NAND 闪存的(69615, 66897)EG-LDPC 码相比，本文构造的(34085,32481) QC-LDPC 码以更短的码长取得了更好的性能，提高大约0.5dB 。 在译码方面，本文提出一种改进节点迭代顺序的Improved SBP (ISBP)算法。该算法 相比 SBP 算法提高了性能；降低了译码计算量；加快了收敛速度，平均迭代次数降为 BP 算法一半。融合改进算法与归一化最小和算法，提出一种改进的 Shuffled 最小和译 码算法。该算法同时具备ISBP 算法收敛快速、性能优良的特点以及归一化最小和算法 较低的译码复杂度。仿真结果验证了这一结论。 关键词：NAND 闪存； 准循环LDPC 码； ECC 码； SBP 算法 I Abstract NAND flash memory is now widely adopted in electronic products. However, NAND flash is prone to bit errors. Especially as the process technology scales down and the adoption of MLC (Multi-Level Cell) architecture, the storage density of NAND flash increases significantly, which leads to a sharp rise of error rate. How to improve reliability and decrease the high error bit rate become a research hotspot. Low-density parity-check(LDPC) codes is starting to be used for NAND flash because of their excellent performance and superior error correcting capability. Since NAND flash