东北大学秦皇岛分校组成原理课设2015年..docxVIP

PAGE \* MERGEFORMAT2 东北大学秦皇岛分校 计算机与通信工程学院 计算机组成原理课程设计 专业名称 计算机科学与技术 班级学号 学生姓名 指导教师 设计时间 2013.12.23~2014.1.3  专业：计算机与通信工程学院 学号： 姓名（签名）： 设计题目：指令系统及地址译码器 设计实验条件 808实验室 二、设计任务及要求 1. 指令：19、27、32、36号指令； 2. 地址译码器； 3. 带异步清零和计数使能的十进制计数器。 三、设计报告的内容 1．设计题目与设计任务 题目：指令系统及地址译码器设计 任务： 1. 指令：19、27、32、36号指令； 2. 地址译码器； 3. 带异步清零和计数使能的十进制计数器。 2．前言 融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识； 学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点； 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。 3．设计主体 3.1模型机设计 指令系统设计： 第19号指令：助记符：SUBC? A,? MM 格式：操作码和地址码。 功能：从累加器A中减去寄存器MM地址的值，减进位。 寻址方式：寄存器直接寻址。 第27号指令：助记符：OR A, MM 格式：操作码和地址码。 功能：累加器A“或”存储器MM地址的值 寻址方式：寄存器直接寻址。 第32号指令：助记符：MOV A, #II 格式：操作码和地址码。 功能：将立即数II送到累加器A中 寻址方式：立即数寻址 第36号指令：助记符：MOV R?, #II 格式：操作码和地址码。 功能：将立即数II送到寄存器R?中 寻址方式：立即数寻址 模型机硬件设计： 题目：地址译码器 图 SEQ 图 \* ARABIC 1 地址译码器功能：是将二进制代码所表示的相应信号“ 图 SEQ 图 \* ARABIC 1 地址译码器 逻辑电路设计： 题目：带异步清零和计数使能的十进制计数器 图 SEQ 图 \* ARABIC 2 带异步清零和计数使能的十进制计数器 功能：输出端cout根据Q(计数0000－ 图 SEQ 图 \* ARABIC 2 带异步清零和计数使能的十进制计数器 3.2系统设计 3.2.1 模型机逻辑框图 图 SEQ 图 \* ARABIC 图 SEQ 图 \* ARABIC 3 整体逻辑框图 图 SEQ 图 \* ARABIC 4 图 SEQ 图 \* ARABIC 4 芯片引脚逻辑框图 图 SEQ 图 \* ARABIC 5 CPU 逻辑框图 3.2.2 微操作控制信号 1、XRD ： 外部设备读信号，当给出2了外设的地址后，输出此信号，从指定外设读数据。 2、EMWR： 程序存储器EM写信号。 3、EMRD： 程序存储器EM读信号。 4、PCOE： 将程序计数器PC的值送到地址总线ABUS上(MAR)。 5、EMEN： 将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD 决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 6、IREN： 将程序存储器EM读出的数据打入指令寄存器IR。 7、EINT： 中断返回时清除中断响应和中断请求标志，便于下次中断。 8、ELP： PC打入允许，与指令寄存器IR3、IR2位结合，控制程序跳转。 9、FSTC：进位置1，CY=1 10、 FCLC：进位置0，CY=0 11、MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。 12、MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 13、OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 14、STEN： 将数据总线DBUS上数据存入堆栈寄存器ST中。 15、 RRD： 读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 16、 RWR： 写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 17、 CN： 决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 18、 FEN： 将标志位存入ALU内部的标志寄存器。 19、 WEN： 将数据总线DBUS的值打入