02-第二打章cortex-m3处理器编程模型.pptVIP

第二章 Cortex-M3 处理器编程模型 2.1 处理器工作模式及状态 2.2 寄存器 2.3 数据类型与存储器格式 2.4 指令集 2.5 系统控制寄存器 2.1 处理器工作模式及状态 Cortex-M3处理器有 Thread 和 Handler 两种工作模式: 在重启时，处理器进入 Thread 模式，在从异常返回时也可进入 Thread 模式。Thread模式下代码可以特权方式和用户形式运行。 当系统产生异常时，处理器进入 Handler 模式。在 Handler 模式下所有代码必须都是特权代码。 2.1 处理器工作模式及状态 Cortex-M3 处理器可以在 Thumb 和 Debug 两种操作状态下工作： Thumb 状态，此状态是正常执行 16 位和 32 位半字对齐的 Thumb 和 Thumb-2 指令时所处的状态。 Debug（调试）状态，是在调试时的状态。 2.1.1 特权访问和用户访问 代码可以特权和非特权方式执行 当系统发生异常，处理器进入Handler 模式时，代码往往是特权方式的； 而当处理器在 Thread 模式下时，则代码可以是特权的也可以是非特权的。 2.1.1 特权访问和用户访问 当处理器复位进入 Thread 模式后，代码均为特权的。 当处理器在 Thread 模式下时，可以从特权方式切换到用户方式，但不能从用户方式返回到 特权方式。 在 Thread 模式下只有进行异常处理时，处理器进入 Handler 模式，才能由用户方式切换到特权方式。 2.1.2 main 栈和process 栈 cortex-M3 处理器可以使用两个堆栈：主（main）栈和进程（process）栈。在系统复位之后，所有代码都使用 main 栈。 栈指针寄存器 r13 为分组（Banked）寄存器，用于在 SP_main 和 SP_process 之间切换，任何时候仅有一个栈可见。 2.1.2 main 栈和process 栈 有些异常处理如SVC，可以通过在其返回时修改EXC_RETURN值，将Thread 模式下其所使用的栈从 main 栈切换到 process 栈。而其它异常则继续使用 main栈。 还可以通过使用指令MSR写CONTROL[1]位来从 main 栈切换到 process 栈。 2.2 寄存器 Cortex-M3 处理器有 20 个 32 位寄存器： 13 个通用寄存器，r0-r12； 分组栈指针寄存器， r13； 链接寄存器，r14； 程序计数器，r15； 程序状态寄存器，xPSR。 2.2 寄存器 2.2.1 通用寄存器 寄存器 r0-r7 为低寄存器，可被所有指令访问 寄存器 r8-r12 为高寄存器，可以被所有的 32 位指令访问，但不能被 16 位指令访问。 寄存器r13被用于栈指针：由于 SP忽略位[1:0]，因此它自动对齐为一个字，即4字节。 2.2.1 通用寄存器 寄存器r14是子程序链接寄存器（LR）：当执行带链接的跳转指令BL或带链接及状态切换的跳转指令BLX 时，LR将保存PC作为返回地址。LR 也用于异常返回。在其它时候，可以把r14寄存器当作通用寄存器来使用。 寄存器 r15 为程序计数器，其位[0]总为 0，因为指令按字或半字对齐。 2.2.2 程序状态寄存器(xPSR) 在系统层，处理器状态可分为三种类型：Application、Interrupt 和 Execution，与之对应有 3 个程序状态寄存器： APSR、IPSR 和 EPSR。 可以使用 MRS 和 MSR 指令单独访问这些寄存器的其中一个或多个。在进入异常时，处理器会把这三个寄存器的信息入栈。 APSR APSR 包含程序的条件标志。 在进入一个异常之前，处理器将程序条件标志保存到堆栈中。可以通过指令MSR(2)和 MRS(2)访问APSR。 APSR 位分配 IPSR IPSR 包含了当前正在执行的中断服务子程序（ISR）号： IPSR 位分配 EPSR EPSR 内部包含两个重叠的区域： 中断可继续指令（ICI）区域。批量加载和批量保存指令（LDM、STM）可被中断，该区域用于保存相关信息，这些信息在返回被中断的批量加载或批量存储操作时使用； If-Then（IT）指令区域以及 Thumb 状态位（T-位），用于保存If-Then指令执行的状态位。 EPSR EPSR 不能被直接访问，只有两种事件可以修改EPSR： 在执行指令LDM 或 STM 指令的过程中 有中断到来； 执行 If-Then 指令。 EPSR 位分配 2.3 数据类型与存储器格式 Cortex-M3 既可使用大端格式也可使用小端格