器件与工艺模拟课程设计.docVIP

器件与工艺模拟课程设计 ——NMOS管衬底电流特性测试 指导老师：宣晓峰 学 号 姓 名：庄 莉 莉 组 员：梁 风 霞、孟 开 慧 2010 年 1 月 NMOS管衬底电流特性测试 【前言】 1，NMOS结构 在一块掺杂浓度较低的P型硅衬底上，制作两个高掺杂浓度的N+区，并用金属铝引出两个电极，分别作漏极drain和源极source。然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏——源极间的绝缘层上再装上一个铝电极,作为栅极gate。在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。 2，N沟道增强型MOS管的工作原理 （1）vGS对iD及沟道的控制作用 　　① vGS=0 的情况 　　从图1(a)可以看出，增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅——源电压vGS=0时，即使加上漏——源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏——源极间没有导电沟道，所以这时漏极电流iD≈0。 　　② vGS0 的情况 　　若vGS＞0，则栅极和衬底之间的SiO2绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。 　　排斥空穴：使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 P型衬底中的电子（少子）被吸引到衬底表面。 　　（2）导电沟道的形成： 　　当vGS数值较小，吸引电子的能力不强时，漏——源极之间仍无导电沟道出现，如图1(b)所示。vGS增加时，吸引到P衬底表面层的电子就增多，当vGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+区相连通，在漏——源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层，如图1(c)所示。vGS越大，作用于半导体表面的电场就越强，吸引到P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。 　　开始形成沟道时的栅——源极电压称为开启电压，用VT表示。 　　上面讨论的N沟道MOS管在vGS＜VT时，不能形成导电沟道，管子处于截止状态。只有当vGS≥VT时，才有沟道形成。这种必须在vGS≥VT时才能形成导电沟道的MOS管称为增强型MOS管。沟道形成以后，在漏——源极间加上正向电压vDS，就有漏极电流产生。 　　vDS对iD的影响 原理示意图 　　如图(a)所示，当vGSVT且为一确定值时，漏——源电压vDS对导电沟道及电流iD的影响与结型场效应管相似。 　　漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等，靠近源极一端的电压最大，这里沟道最厚，而漏极一端电压最小，其值为VGD=vGS－vDS，因而这里沟道最薄。但当vDS较小（vDSvGS–VT）时，它对沟道的影响不大，这时只要vGS一定，沟道电阻几乎也是一定的，所以iD随vDS近似呈线性变化。 随着vDS的增大，靠近漏极的沟道越来越薄，当vDS增加到使VGD=vGS－vDS=VT(或vDS=vGS－VT)时，沟道在漏极一端出现预夹断，如图2(b)所示。再继续增大vDS，夹断点将向源极方向移动，如图2(c)所示。由于vDS的增加部分几乎全部降落在夹断区，故iD几乎不随vDS增大而增加，管子进入饱和区，iD几乎仅由vGS决定。 【实验目的】 让学生学习晶体管特性图示仪的使用，通过实验了解和掌握半导体器件的特性及其各种参数。 用MDRAW画NMOS管，对NMOS管的工艺结构加深认识，对其工艺参数有基本的认识。 用INSPECT模拟出NMOS管的衬底特性曲线，对NMOS管的特性加深理解 【实验要求】 1，目标：用扩散--漂移（DD：drift—diffusion）模型和流体力学（HD：hudrcdynamics）模型得到Vgs对器件工作的影响。 运用MDRAW工具设计一个栅长为0.18μm的NMOS德边界及掺杂。 在MDRAW下对器件必要的位置进行网格加密。 编辑*_des.cmd文件，并在终端下运行程序。 应用INSPECT工具得出器件的Id—Vd特性曲线，观察在DD和HD方法下不同的结果并对结果。 提示：*_des.cmd文件的编辑中在漏电压为2V时栅电压进行扫描（从0V到3V）。 注：考虑在DESSIS中的方法进行模拟，且考虑到电子要能达到衬底则电子复合速度在衬底处为0。 Electrode{….{Name=“substrate”Voltage=0.0 eRecVelocity=0} } 本实验大致按下图为指导，在每种工具下得到相应的文件最终用INSPECT进行模拟曲线，从而