时序逻辑电路的设计.pptVIP

同步时序逻辑电路的设计 例：设计一个同步8421BCD码十进制递增计数器。 画次态卡诺图并求各触发器的状态方程。 检查自启动功能：将1010~1111六个状态依次代入状态方程进行计算，结果如下： （4）求驱动方程：将状态方程和JK-FF的特性方程进行比较，可得各触发器的驱动方程为： 时序逻辑电路的应用举例 一、灯流控制电路 二．数字钟电路 三、开关型混音器 本章小结 1、时序逻辑电路的特点及分类 2、同步时序逻辑电路的分析 3、异步时序逻辑电路的分析 4、计数器的分析 5、任意进制计数器的设计（反馈归零法和反馈置数法） 6、同步时序逻辑电路的设计 7、寄存器 8、时序逻辑电路应用举例 * 反馈归零法 过渡状态、归零可靠性问题 归零可靠性的提高 反馈置数法 数码寄存器 移位寄存器 即设计所用各触发器的驱动方程 1、根据要求，设定状态，画出状态转换图（或时序图） 2、状态分配，确定触发器数目及类型 3、求状态方程、驱动方程、输出方程 4、根据驱动方程和输出方程画逻辑图 5、检查电路有无自启动功能 可以一个同步六进制递增计数器的设计作为例子配合以下步骤进行说明。 解：（1）画状态转换图。 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/1 （2）选择触发器：选4个JK-FF，CP下降沿有效。 （3）求状态方程和输出方程。 X X 0111 0011 10 X X 1000 0100 11 0000 X 0110 0010 01 1001 X 0101 0001 00 10 11 01 00 输出方程： 1010 1011 1/0 0100 1/1 1100 1101 1/0 0100 1/1 1110 1111 1/0 0000 1/1 可见，电路能够自启动，即无挂起现象。 *