云南师范大学通信原理实验_03(频谱分析).docVIP

云南师范大学通信原理实验_03(频谱分析).doc

  1. 1、本文档共18页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
范文范例 学习指导 PAGE word完美整理版 WORD文档下载可编辑 专业技术资料 精心打造资料 本科学生实验报告 云南师范大学教务处编印 一、实验设计方案 实验序号 实验3 实验名称 频谱分析实验 实验时间 2014-3-28 实验室 云南师范大学同析3栋通信原理实验室 实验目的 1.1通过对输入模拟信号频谱的观察和分析,加深对傅里叶变换的信号频率特性的理解。 1.2掌握频谱分析模块的实验方法。 实验内容 2.1 将信号源输出的模拟信号输入本模块,观察其频谱。 2.2 将其他模块输出的模拟信号输入本模块,观察期频谱。 实验仪器及实物图 3.1 信号源模块(一块),如下图; 图一 信号源实物图 其中信号源中的主要器件有: CPLD:ALTER MAX EPM3256ATC144-10,该器件是Altera公司的MAX 3000系列CPID,其特点如下: 高性能,低功耗CMOS EEPOM技术 遵循IEEE STD.1149.1 JOINT TEST ACTION GROUP(JTAG)增强的ISP功能 高密度可编程逻辑器件,5000可用门 4.5-ns pin to pin 延时,最高频率227.3Mhz I/O接口支持5V、3.3V和2.5V等多种电平,实物图如下: 存储器:ATMEL AT28C64B ATMEL(爱特梅尔)AT28C64是一种采用NMOS、CMOS工艺制成的8K×8位28引脚的可用碘擦除可编程只读存储器。 其读写像SRAM操作一样,不需要外加任何元器件,读访问速度可为45ns-450ns,在写入之前自动擦除,有部分芯片具有两种写入方式,一种像28(C)17一样的字节写入方式,还有另一种页写入方式,AT28C64的也寄存器为64B。 ATMEL并行节后EEPROM程序储存器芯片AT28C64采用单一电源+5V±0,1V,低功耗工作电流30mA,备用状态时只有100pA出,与TTL电平兼容。 一般商业品工作温度范围为0-70℃,工业品为-40-+85℃。 实物图如下: MCU:ATMEL AT89S51 AT89S51-24PC单片机,最高工作频率24M,供电电压范围4.0-5.5V,40脚DIP封装,片内4K字节的FLASH程序存储器,128字节的片内ram,2个定时器、计数器,6个中断源等。 实物图如上. 3.2 20M双综示波器(一台),如下图: 3.3 连接线(若干),如下图: 3.3频谱分析模块,如下图: 频谱分析中的主要元件: 可编程逻辑器件CPLD:ALTERA MAX EPM7128SLC84-15 可编程逻辑器件CPLD,同实验2. 数字信号处理芯片DSP:TMS32VC5402 TMS32VC5402芯片是C5000系列中性价比较高的一颗芯片,独特的6总线哈佛结构,使其能够6调流水线同时工作,工作频率达到100Mhz,VC5402除了使用VC54x系列中常用的通用I/O口,还为用户提供了多个可选的GPIO,HPI-8和McBSP。 TMS32VC5402是IT公司近年推出的性价比比较高的定点数字信号处理器,器主要特点有: 操作速率达100MHz; 具有先进的多总线结构(1条程序总线,3条数据总线和4条地址总线); 40位算术逻辑运算单元(ALU),包括1个40位桶形移位寄存器和个独立的40为累加器。 17位并行乘法器与40位专用加法器相连,用于非流水线式单周期乘法、累加(MAC)运算; 双地址生成器,包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU)。 数据、程序寻址空间1M16bit,内存4k16bit和16K16bit双存取RAM; 内置可编程等待状态发生器,锁相环(PLL)时钟发生器,2个多通道缓冲 串行口;1个8位并行为外部处理器通信的HPI口,2个16位定时器及6通道DMA控制器。 低功耗,工作电源3,3V和1,8V。 (3)29LE010 29LE010是12K×8BitEEProm存储器。 4、实验原理、实验流程或装置示意图 实验原理: 在本实验箱中,模拟信号从S-IN输入,进过低通滤波器以后,通过用拨码开关SW01进行选择的通道对经预处理后的模拟信号进行AD转换,然后数字信号传送到U01进行处理,最后把处理后的信号经两片8位DA转换器进行DA转换以后分成X轴和Y轴信号输出到示波器上进行频谱观察。信号处理款图如下: 一、低通滤波器 低通滤波器的作用是抗混叠,所谓混叠是指信号的最高频率超过1/2倍的采样频率时,部分

文档评论(0)

文档分享 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档