信号完整性基础.pdfVIP

  1. 1、本文档共75页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
信号完整性基础 信号完整性问题 过冲(overshoot/undershoot) 振铃(ringing/ring back) 非单调性(non-monotonic) 码间串扰(ISI) 同步开关噪声(SSN) 噪声余量(noise margin) 串扰(crosstalk) 信号完整性(Signal Integrity )主要包括以下几方面问题: 1. 过冲(Overshoot/Undershoot) 一般IC对于过冲的高度和宽度的容忍度都有指标。因为过冲会使IC 内部的ESD 防护 二极管导通,通常电流有100mA左右。信号长期的过冲会使IC器件降质,并是电 源噪声和EMI 的来源之一。 2. 振铃(Ringing/Ring Back ) 振铃会使信号的threshold域值模糊,而且容易引起EMI 。 3. 非单调性(Non-monotonic) 电平上升过程中的平台会产生非单调性,这有可能对电路有危害,特别是针对异步 信号如:Reset 、Clock等会有影响。 4. 码间串扰(ISI ) 主要是针对高速串行信号。其产生的本质是前一个波形还没有进入稳态,另外也有 可能是传输线对不同频率衰减不同所造成的。一般通过眼图来观察,方法是输入 一伪随机码,观察输出眼图。 5. 同步开关噪声(SSN) 同步开关噪声会使单根静止的信号线上出现毛刺? V ,另外还会影响输入电平的判 断。 SSN的另一种现象是SSO (同步开关输出),这会使得传输线的特性如阻抗、延时 等特性发生改变。 6. 噪声裕量(Noise Margin ) 控制噪声余量的目的是防止外界干扰,用于克服仿真没有分析到的一些次要因素。 一般对于TTL信号应留有200~300mV 的余量。 7. 串扰(Crosstalk ) 串扰主要有线间串扰、回路串扰、通过平面串扰(常见于数模混合电路)三种形 式。 信号完整性问题(续1) 通常示波器所观察到的数字信号。 信号完整性问题(续2) 图中为各相关的信号完整性参数: • Overshoot、Undershoot指信号的过冲。 • Ringback 指信号的振铃。 • Plateau指信号在上升过程中的平台。 • NMH指逻辑为高信号的噪声余量。 • NM 指逻辑为低信号的噪声余量。 L 信号完整性问题(续3) 该图演示了存在码间干扰(ISI )时观察到的波形。图中很多地方前一 个高电平还未稳定下来时,后一个低电平又到了,反之亦然。 信号完整性问题(续4 ) 将每一个周期内所有由低到高(如Bit7 )、全高(如Bit11 )、由高到 低(如Bit8 )、全低(如Bit14 )四种波形重叠起来就形成了所谓的眼 图。 信号完整性问题(续5) 高速串行信号的传输质量主要是通过眼图中眼睛的张开度来衡量。 信号完整性问题(续6 ) 通过眼图测量信号高电平和低电平时的噪声余量,以及信号的建立和 保持时间。 信号完整性问题(续7) 左图演示的是同一根传输线对于不同频率信号产生的反射叠加不同, 会引起码间串扰。 右图演示的是由于码间串扰使得输入端信号判决点的延后,以及信号 由低变高的起始点变为负电平。 信号完整性问题(续8 ) 同步开关噪声使得电源VDD有跌落(Power Droop ),地平面GND有反 弹(Ground Bounce ),最终使得信号的上升下降沿产生了平台,影响 信号阈值的判断,从而会影响时序。 信号完整性问题(续9 ) 该图演示了一个完整的包括电源系统、芯片内部、封装和PCB走线的 模型,包括了IC芯片内部固有的封装电感、I/O管脚的电容等。 高速数字电路的特征 非等势体 上升、下降时间 电长度、关键长度 数字方波的频谱 何谓高速信号呢?高速信号又具有哪些特征? 1. 非等势

文档评论(0)

celkhn5460 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档