- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
adc原理与呕实现方法
TPV TECHNOLOGY Ltd. * TPV TECHNOLOGY Ltd. * TPV TECHNOLOGY Ltd. * TPV TECHNOLOGY Ltd. * TPV TECHNOLOGY Ltd. * TPV TECHNOLOGY Ltd. * TPV TECHNOLOGY Ltd. * * TPV RD Fundamental Improvements 2006. Nov. ADC Introduce RD-TV :周洁强 Date:Sep-10 2009 ADC Auto Balance目的和原理 一、目的: 1、使信号的最低电平经ADC采集后输出的数位信号是0,信号的最高电平经ADC采集后输出的数位信号是255,这样可以得到最佳的对比度; 2、硬件电路差异,使进入ADC采集器的RGB信号可能偏离标准信号,且偏离量可能不信号可能偏离标准信号,且偏离量可能不一样,故必须对RGB通道分别做auto balance。 二、原理 通过调整ADC offset设定值使信号的最低电平经ADC采集后输出的数位信号为0(可以适当调整目标值),通过调整ADC Gain设定值使信号的最高电平经ADC采集后输出的数位信号为255(可以适当调整目标值)。 ADC Offset Gain Calibration Offset and Gain Calibration for YPbPr input Offset/Gain Calibration L3 L2 L1 INPUT 255 0 GAIN=1,OFFSET=0 OUTPUT 255 GAIN1,OFFSET=0 GAIN=1,OFFSET0 GAIN: 过原点的直线,调整GAIN, 即调整斜率,调整CONTRAST, 故灰阶白阶变化,暗阶不变. OFFSET: 直线的斜率不变,上下偏移的直线,故调整时亮暗阶均变化,调整Brightness. 一般,CONTRAST为50时,GAIN为1,灰阶刚好饱和,OFFSET为0, 直线过原点,斜率为1。 如上图示,调整GAIN曲线以原点为中心旋转,当GAIN减小时,输出亮度降低,但最暗点不会变,如L1变到L2;而GAIN增加时,亮阶会出现饱和; 调整OFFSET曲线斜率不变,当OFFSET增加或减少时,亮度(最亮点和最暗点)会呈线性变化,增加时,亮度增加,亮阶饱和,减少时亮度降低,暗阶饱和。 ADC Auto Balance Pattern 的选定依据 1、PC Mode:利用读取整场画面的数位信号,并用Register来计录最小及最大的Data。所以选用的Pattern要有大面积的全黑和全白画面,通常选用Pattern 42(5 White Block) 2、YPbPr Mode:读取画面某几点像素的数位信号,并用Register来计录像素的Data。此种方式选用画面需依据软体如何选定读取像素位置来考良。通常选用 Pattern 85 (100% 纯色Colorbar)画面 ADC Convertor Module CLAMP CLAMP CLAMP CLOCK Generator R B G A/D A/D A/D A/D 8bit 8bit 8bit 8bit 8bit 8bit 8bit 8bit 8bit 8bit Rout A Rout B Gout A Gout B Bout A Bout B FILT CONTROL SDA SCL A0 A1 PWERDN 0.15V SOGIN SOGIN SOGOUT REF REFOUT HSYNC COAST CLAMP CKINV CKEXT DATACK HSOUT REFIN ADC Offset/Gain Adjustment(Brightness Contrast) Clamping * CVBS (PAL) [Color Bars] Chroma (彩度) Sync 亮度 1V 700mV 300mV * Block Diagram of Video Decoder Auto mode switch * Comb Filter CVBS Y only C only Poor comb-filter Good comb-filter S-video 信號無需經過 comb filter, 進ADC之前已Y, C分離. * Digital Clamping (1) * Digital Clamping (2) * Auto Digital Gain Controller (1) * Auto Digital Gain Controller (2) Peak level
原创力文档


文档评论(0)