《16位RISC指令CPU8--16位精简CPU课程设计》-毕业论文设计（学术）.docVIP

PAGE \* MERGEFORMAT 40 计算机组成课程设计实验报告 课程设计名称： 组成原理课程设计 课程设计题目： 16位精简CPU设计 学 院 名 称： 信息工程学院 专业： 班级： 学号： 姓名： 评分： 教师： 20 11 年 1 月 4 日  TOC \o 1-3 \h \z \u HYPERLINK \l _Toc286577555基于VHDL的16位CPU设计 ……………………………………………………………………………………………… PAGEREF _Toc286577555 \h 3 HYPERLINK \l _Toc286577556一、 实验目的 PAGEREF _Toc286577556 \h 3 HYPERLINK \l _Toc286577557二、 什么是CPU PAGEREF _Toc286577557 \h 3 HYPERLINK \l _Toc286577558三、 整体的实验原理图 PAGEREF _Toc286577558 \h 7 HYPERLINK \l _Toc286577559四、各模块的设计分析和设计思路 PAGEREF _Toc286577559 \h 7 HYPERLINK \l _Toc286577560１、时钟发生器 PAGEREF _Toc286577560 \h 7 HYPERLINK \l _Toc2865775612、指令寄存器 PAGEREF _Toc286577561 \h 7 HYPERLINK \l _Toc2865775623、累加器 PAGEREF _Toc286577562 \h 8 HYPERLINK \l _Toc2865775634、算术运算器 PAGEREF _Toc286577563 \h 8 HYPERLINK \l _Toc2865775645、数据控制器 PAGEREF _Toc286577564 \h 8 HYPERLINK \l _Toc2865775656、地址多路器 PAGEREF _Toc286577565 \h 8 HYPERLINK \l _Toc2865775667、程序计数器 PAGEREF _Toc286577566 \h 8 HYPERLINK \l _Toc2865775678、状态控制器 PAGEREF _Toc286577567 \h 9 HYPERLINK \l _Toc2865775689、地址译码器 PAGEREF _Toc286577568 \h 13 HYPERLINK \l _Toc28657756910、RAM和ROM PAGEREF _Toc286577569 \h 13 HYPERLINK \l _Toc286577570五、各模块设计与实现 PAGEREF _Toc286577570 \h 13 HYPERLINK \l _Toc2865775711、时钟发生器 PAGEREF _Toc286577571 \h 13 HYPERLINK \l _Toc2865775722、指令寄存器 PAGEREF _Toc286577572 \h 14 HYPERLINK \l _Toc2865775733、累加器 PAGEREF _Toc286577573 \h 15 HYPERLINK \l _Toc2865775744、算术运算器 PAGEREF _Toc286577574 \h 16 HYPERLINK \l _Toc2865775755、数据控制器 PAGEREF _Toc286577575 \h 17 HYPERLINK \l _Toc2865775766、地址多路器 PAGEREF _Toc286577576 \h 18 HYPERLINK \l _Toc2865775777、程序计数器 PAGEREF _Toc286577577 \h 18 HYPERLINK \l _Toc2865775788、状态控制器 PAGEREF _Toc286577578 \h 19 HYPERLINK \l _Toc2865775799、各模块的整合 PAGEREF _Toc286577579 \h 22 HYPERLINK \l _Toc28657758010、地址多路器 PAGEREF _To