04强化班教案6险象与触发器.pptVIP

计算机结构与逻辑设计 强化班04级 多种实现方法 一、最小化方法 用最少的最小的门（与非门）实现 B3 = E3 E2 + E3 E1 E0 B2 = E3 E1 + E2 E1 E0 + E2 E0 B1 = E1 E0 + E1 E0 B0 = E0 存在问题 一、卡诺图简化不熟练，不会写表达式 存在问题 二、未利用任意项 三、输入、输出颠倒 存在问题 四、门的画法——两级门 可用与门-或门 与非-与非 二者等效 输入可以是原变量，也可以是反变量 如实验中的开关输入有两个端 再如可编程器件输入有缓冲电路 存在问题 市售SSI不存在这样的门,因而不能使用(集成电路内部可以使用) 推论 此法的推广与联想 将 4 变量译码器与 4 个或门集成在一块芯片上 三、译码器+编码器 以十进制数做媒介 此法可以作为一个思想方法用于其他场合 译码器 + 编码器 —— 码制变换 与门 + 或门 ——逻辑函数 四、从馀3码的定义出发 Ei 与 Bi 之间的关系是 Ei = Bi + 0011 因此 Bi = Ei – 0011 = Ei + 1101 a一，复习题 § 2.9~ § 2.10 什么是竞争？产生竞争的原因是什么？竞争可以避免吗？ 什么是险象？ 险象有哪几类？各由什么原因产生？ 一，复习题 逻辑险象产生的原因？ 防止险象的措施有哪些？它们对所有的险象均适用吗？ 一，复习题 在逻辑模拟中，何谓“下一事件方式”？ 在逻辑模拟中，何谓“时间顺序方式”？ 能否将上面两种方式统一起来？ 故障模拟如何进行？ 可测试设计的目的是什么？边界扫描是一种什么方法？ 一，复习题 § 3.1 基本触发器的基本特性是什么？ 触发信号 —— 在S端或R端加触发电平 S端加触发信号，R端不加——置1（Q置0） R端加触发信号，S端不加——置0（Q置0） S端、 R端皆不加触发信号——保持 S端、 R端皆加触发信号——同态（全置0） 用与非门构成的触发器与用或非门构成的触发器有什么不同?为什么? S’端加触发信号，R’端不加 ——置1（Q置1） R’端加触发信号，S’端不加 ——置0（Q’置1） S’端、 R’端皆不加触发信号 ——保持 S’端、 R’端皆加触发信号 ——同态（全置1） 在计算机或数字系统中实现数据传送的关键是什么？它与防止险象有无联系？ 基本触发器的分析方法——下一事件方式 事件是什么？在基本触发器中如何体现？ 何谓敏感信号？与非门、与门的敏感信号是什么？ 何谓控制门通、断的控制信号？与非门、与门用什么电平控制？或非、或门用什么电平控制？ 何时出现输出同态？同态能否稳定存在？ 触发器的状态何时不定？状态不定的原因是什么？ § 3.2 在计算机或数字系统中实现数据传送的关键是什么？它与防止险象有无联系？ 简述锁存器的工作原理与用途。 何谓触发器的竞态现象？如何解决此问题？ 画触发器输出波形的两种方法 对基本触发器 根据触发信号的每一个变化，将时间轴划分成若干区间，每个区间按基本触发器的功能表求解。 对无竞态触发器 根据时钟信号的有效触发边沿，将时间轴划分成若干周期，每个周期按触发器的功能表求解。 二，思考题 实验中发现一个基本触发器当其输入的触发同时撤消后状态是一定的，与上面结论是否相悖?为什么？ 基本触发器的不定状态与竞争是什么关系？ 在D触发器的触发过程中如何体现竞争的影响？ 注意各知识点之间的关联，不要孤立地处理这些知识 这些知识之间的内在联系 竞争险象与触发器 译码器与ROM，可编程逻辑器件 这些知识分析方法之间的联系 译码器与数据采集 自学内容 自学范围—— 第二章 § 3.3~ § 3.4.2 自学内容(思考题) § 3.3 时序逻辑电路与组合电路的区别 电路结构 工作原理 最简单的存储元件是什么?其存储特性体现在何处？ 时序逻辑电路有哪些描述方法？相互是什么关系？这些描述方法的核心是什么？与组合逻辑电路有什么区别？　 状态是什么?组合逻辑电路为什么不言状态？ 组合、时序描述方法的核心各是什么？ 时序逻辑电路的分析方法与组合逻辑电路的分析方法有何异同？ 时序逻辑电路的语言描述与组合逻辑电路的语言描述的不同之处？ § 3.4 对移位寄