第3章 目录 1.简介2.arm7tdmi3.arm7tdmi的模块和内部分框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8. 程序状态寄存器.pptVIP

3.9 异常 简介 3.9 异常 异常的入口和出口处理 3.9 异常 异常的入口和出口处理 3.9 异常 进入异常 3.9 异常 进入异常 3.9 异常 进入异常 3.9 异常 退出异常 3.9 异常 快速中断请求 3.9 异常 中断请求 3.9 异常 中止 3.9 异常 中止——预取指中止 3.9 异常 中止——数据中止 3.9 异常 中止——数据中止 3.9 异常 中止——数据中止 3.9 异常 软件中断指令 3.9 异常 未定义的指令 3.9 异常 未定义的指令 3.9 异常 异常优先级 3.9 异常 异常优先级 3.10 中断延迟 最大中断延迟 3.10 中断延迟 最大中断延迟 3.10 中断延迟 最大中断延迟 3.10 中断延迟 最小中断延迟 3.11 复位 复位 3.11 复位 复位 3.12 存储器及存储器映射I/O 简介 3.12 存储器及存储器映射I/O 简介 3.12 存储器及存储器映射I/O 简介 3.12 存储器及存储器映射I/O 简介 3.12 存储器及存储器映射I/O 简介 3.12 存储器及存储器映射I/O 地址空间 3.12 存储器及存储器映射I/O 地址空间 3.12 存储器及存储器映射I/O 存储器格式 3.12 存储器及存储器映射I/O 存储器格式 3.12 存储器及存储器映射I/O 存储器格式 3.12 存储器及存储器映射I/O 未对齐的存储器访问 3.12 存储器及存储器映射I/O 指令的预取和自修改代码 3.12 存储器及存储器映射I/O 指令的预取和自修改代码 3.12 存储器及存储器映射I/O 指令的预取和自修改代码 3.12 存储器及存储器映射I/O 预取可能存在的问题 3.12 存储器及存储器映射I/O 预取可能存在的问题 3.12 存储器及存储器映射I/O 指令存储器屏障（IMB） 3.12 存储器及存储器映射I/O 存储器映射的I/O 3.13 寻址方式简介 寻址方式分类 3.14 AMR7指令集简介 简介 3.14 AMR7指令集简介 ARM指令集 3.14 AMR7指令集简介 Thumb指令集 3.15 协处理器接口 简介 3.15 协处理器接口 简介 3.15 协处理器接口 可用的协处理器 3.16 调试接口简介 典型调试系统 3.17 ETM接口简介 简介 当nRESET信号再次变为高电平时，ARM处理器执行下列操作： 1.强制M[4:0]变为b10011（管理模式）； 2.置位CPSR中的I和F位； 3.清零CPSR中的T位； 4.强制PC从地址0x00开始对下一条指令进行取指； 5.返回到ARM状态并恢复执行 。 第3章 目录 1.简介 2.ARM7TDMI 3.ARM7TDMI的模块和内部框图 4.体系结构直接支持的数据类型 5.处理器状态 6.处理器模式 7.内部寄存器 8. 程序状态寄存器 9.异常 10.中断延迟 11.复位 12.存储器及存储器映射I/O 13.寻址方式简介 14.ARM7指令简介 15.协处理器接口 16.调试接口简介 17.ETM接口简介 ARM7TDMI处理器采用冯·诺依曼（Von Neumann）结构，指令和数据共用一条32位数据总线。只有装载、保存和交换指令可访问存储器中的数据。 ARM7的规范仅定义了处理器核与存储系统之间的信号及时序（局部总线），而现实的芯片一般在外部总线与处理器核的局部总线之间有一个存储器管理部件将局部总线的信号和时序转换为现实的外部总线信号和时序。因此，外部总线的信号和时序与具体的芯片相关，不是ARM7的标准。具体到某个芯片的外部存储系统的设计需要参考其芯片的数据手册或使用手册等资料。 ARM7 内核 存储器 控制器 存储器 ARM7定义了局部总线的接口时序 各芯片厂商制定了自己的接口时序 ARM7局部总线 一般在两者之间加入存储器控制器 ARM7TDMI处理器将存储器看作是一个从0开始的线性递增的字节集合： 字节0到3保存第1个存储的字 字节4到7保存第2个存储的字 字节8到11保存第3个存储的字 依此类推 ARM7TDMI处理器可以将存储器中的字以下列格式存储（详细说明见“存储器格式”小节）： 大端格式（Big-endian） 小端格式（Little-endian） ARM结构使用单个平面的232个8位字节地址空间。字节地址按照无符号数排列，从0到232－1。地址空间可以看作是包含230个32位字 ，或231个16位半字。如果地址向上或向下溢出地址空间，通常会发生翻转。 注意：如果在取指操作时地