第5章 时序逻辑电路 5.1 概述 5.2的 时序逻辑电路的分析方法 5.3 若干常用的时序逻辑电路 5.4 计数器5.5 时序逻辑电路的设计 方法.ppt

5.1 概述 一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路，存储电路 必部可少 ②存储电路的输出状态必需反馈到电路的输入端，与输入信号一起，共同决定 组合逻辑电路的输出。 二、时序电路的一般结构形式与功能描述方法 可以用三个方程组来描述： 例： 1同步二进制计数器 ⑴同步二进制加法计数器 原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： ②同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： 2、同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个cp电路状态回到0000。 2、异步计数器 ⑴二进制计数器 ①异步二进制加法计数器 在末位+1时，从低位到高位逐位进位方式工作。 原则：每一位从“1”变“0”时，向高位发出进位，使高位翻转 ②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每一位从“0”变“1”时，向高位发出进位，使高位翻转 ⑵异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成，要跳过1010 ~ 1111这六个状态 74LS191—同步16进制加/减计数器（单时钟方式） 74LS193—同步16进制加/减计数器（双时钟方式） 四、移位寄存器型计数器 2、扭环形计数器 补充题：（本题10分）已知可变进制计数器如下图所示，试分析当控制变量A为1和0时电路各为几进制计数器，并分别画出主循环的状态转换图。 ⑶画次态逻辑函数和进位输出函数卡诺图。 特征方程： ⑷画出时序电路逻辑图 而且触发器和门电路的输入端数目也最小。 5.5 时序逻辑电路的设计 逻辑电路图 输出方程 驱动方程 状态方程 状态转移表 状态转移图 时序图 分析功能 触 设计要求 原始状态图 (状态表) 最简状态图 (状态表) 状态编码 输出方程 驱动方程 逻辑电路图 状 态 简 化 状 态 分 配 发 器 选 型 自 启 动 检 查 逻辑抽象 状态方程 解:(1)建立原始状态图和状态表 ① 分析题意， 确定输入、 输出变量。 ② 设置状态。 首先确定有多少种信息需要记忆， 然后对每一种需要记忆的信息设置一个状态并用字母表示。 ③ 确定状态之间的转换关系， 画出原始状态图， 列出原始状态表。 例：设计一个串行数据检测电路，当连续输入3个或3个以上“1”时，电路输出为“1”，其它情况下输出为“0”。 例如： 输入X 101100111011110 输出Z 000000001000110 分析题意，规定如下：  S0： 初始状态， 表示电路还没有收到一个有效的1。 S1： 表示电路收到了一个1的状态。  S2： 表示电路收到了连续两个1的状态。  S3： 表示电路收到了连续三个1的状态。 S0 S1 S2 S3 设电路开始处于初始状态为S0。 1/0 X/Z 1/0 1/1 1/1 0/0 0/0 0/0 0/0 建立原始状态图 (2)状态化简 凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。等价状态可以合并。 最简状态表 Qn Qn+1/Z X=0 X=1 S0 S0/0 S1/0 S1 S0/0 S2/0 S2 S0/0 S2/1 Qn Qn+1/Z X=0 X=1 S0 S0/0 S1/0 S1 S0/0 S2/0 S2 S0/0 S3/1 S3 S0/0 S3/1 S0 S1 S2 S3 1/0 X/Z 1/0 1/1 1/1 0/0 0/0 0/0 0/0 Qn Qn+1/Z X=0 X=1 S0 S0/0 S1/0 S1 S0/0 S2/0 S2 S0/0 S2/1 S0=00S1=01S2=10 (3)状态分配 状态分配是指将状态表中每个状态赋以适当的二进制代码，得到代码形式的状态表（二进制状态表）。 n位二进制数共有2n种不同代码，若需要分配的状态数为M，则 即n为选择的触发器的个数。本例中，M=3，所以取n=2，需2个触发器。 状态表 选用2个CP下