XN62Lxxx滤波器使用手册.PDF

XN62Lxxx滤波器使用手册 App. Notes 本文讲述的是XN62Lxxx 的硬件滤波器的结构和使用方法。主要的内容是滤波器的结构，FIR （有限长单位冲激响应）滤 波器配置和使用方法，IIR （无限长单位冲激响应）滤波器的配置和使用方法，以及 DMA 在滤波器上的使用。文中涉及到的 XN62Lxxx 芯片的其它有关内容请参考用户手册。 滤波器结构 无论是FIR 还是IIR 滤波器，它们的基本结构都是乘加。XN62Lxxx 硬件滤波器便是以乘加结构为基础，通过重复乘加和 移位运算实现1~16 阶滤波算法。 FILTER_D0 D D C0 C1 + 图1 滤波器基本结构 在上图中，D 表示输入数据的延迟链（Delay chain），考虑到滤波器主要作用是对AD 采样数据进行前期处理，所以输 入数据和延迟链是16 位的。 C0 和C1 表示滤波器的参数，它们是 16 位的。在物理上它们和延迟链一样都是寄存器。由于不使用内存，所以可以显 著加快滤波器计算速度，在每个时钟周期中完成一次乘加运算。 乘法器是16x16=32 位的结构。 累加器的宽度为36 位，可以充分保证滤波器的运算精度。 此外在滤波器的输出端还有一个钳位器，用户可以通过软件设置来决定输出位数，大于钳位值的输出将被置位成最大值。 下列寄存器控制滤波器 （base address: 0 ª 2010 Xinnova Technology Ltd. All rights reserved. The Xinnova logo is registered trademarks of Xinnova Technology Ltd. This Datasheet may be revised by subsequent versions or modifications without prior notice. XN62Lxxx 滤波器使用手册 FILTER_CR R/W 0x280 Filter Control Register 0x0000 0000 FILTER_D R/W 0x284 FILTER Data Register 0x0000 0000 FILTER_START R/W 0x288 Filter Start Register 0x0000 0000 FILTER_RESULT R/W 0x28C Filter Result Register 0x0000 0000 FILTER_C0 RO 0x290 Filter Coefficient 0~15 Register 0x0000 0000 ~ ~ FILTER_C015 0x2AC 1. 滤波器控制寄存器 (FILTER_CR, address 0x5007 0280) 位 名称 值 描述 初始值 15:0 SHF_DS