基于fpga的jpeg视频编解码芯片数据采集及预处理接口设计-集成电路工程专业论文.docxVIP

lUl lUl I I II III I I I I IIII IIl Y1 935276 原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独 立进行研究所取得的成果。除文中已经注明引用的内容外，本论文不 包含任何其他个人或集体已经发表或撰写过的科研成果。对本文的研 究作出重要贡献的个人和集体，均已在文中以明确方式标明。本声明 的法律责任由本人承担。 论文作者签名： 燃 日 期： 趁1 2： 丝丝 关于学位论文使用授权的声明 本人完全了解山东大学有关保留、使用学位论文的规定，同意学 校保留或向国家有关部门或机构送交论文的复印件和电子版，允许论 文被查阅和借阅；本人授权山东大学可以将本学位论文的全部或部分 ● 内容编入有关数据库进行检索，可以采用影印、缩印或其他复制手段 保存论文和汇编本学位论文。 (保密论文在解密后应遵守此规定) 论文作者签名：燃导师签名：织日 期：趁型：丝／莎 -4 ? 山东大学硕士学位论文目 山东大学硕士学位论文 目 录 摘!I荽 ．1 ABSTRACT ． ． ． 2 第一章 绪论 ．3 1．1本课题的选题背景 ．3 1．2本课题的研究内容 ．二 。4 1．3本课题研究的意义 4 1．4论文的主要内容及章节安排 。5 第二章JPEG压缩标准及EDA技术 ．6 2．1 JPEG标准及其相关技术 。6 2．2 EDA技术及其研究现状 7 2．3专用集成电路和可编程逻辑器件 一8 2．4基于EDA技术的FPGA设计 9 【● 2．4．1 FPGA芯片的基本工作原理 9 ■ 2．4．2 FPGA的基本结构 10 2．4．2．1可编程输入输出单元(I，『o单元) ．1 0 2．4．2．2可配置逻辑块(CLB) ll 2．4．2．3数字时钟管理模块(DCM) ．11 2．4．2．4嵌入式块RAM(BRJ～M) 。ll 2．4．2．5丰富的布线资源 ．12 - 2．4．2．6底层内嵌功能单元 ．1 2 2．4．2．7内嵌专用硬核 ．．12 2．4．3基于EDA技术的FPGA设计流程 l 2 2．4．3．1设计描述 13 2．4．3．2设计输入 ．1 3 2．4．3．3功能仿真 。1 4 2．4．3．4设计综合 ．14 山东大学硕士学位论文2．4．3．5综合后仿真 山东大学硕士学位论文 2．4．3．5综合后仿真 14 2．4．3．6实现与布局布线 ．．1 5 2．4．3．7时序仿真 。15 2．4．3．8板级仿真与验证 16 2．4．3．9下载配置与调试 16 第三章数据采集及预处理接口的设计与实现 ．1 7 3．1编解码芯片的模块划分 ．．17 3．2数据采集及预处理接口功能划分 1 8 3．2．1接口部分的功能定义 ．18 3．2．2接口部分的模块划分 ．19 3．3帧解码模块的设计和实现 19 3．3．1帧解码模块的工作原理 ．．19 3．3．1．1帧解码模块数据源 19 3．3．1．2输入数据的帧结构 ．20 3．3．1．3数据帧中的行数据格式 2l ● 3．3．2帧解码模块的设计实现 ．23 ● 3．4数据预处理模块的设计和实现 25 3．4．1数据预处理模块的工作原理 25 3．4．2数据预处理模块的功能划分 27 3．4．3数据预处理模块的设计实现 28 3．4．3．1数据缓冲模块的设计实现 28 3．4．3．2读FIFO模块的设计实现 。32 3．4．3．3 SRAM控制器模块的设计实现 ．36 3．4．3．4总控制模块的设计实现 4l 3．4．3．5读FIFO总控制模块的设计实现 43 3．5数据采集及预处理接口顶层原理图 ．45 第四章数据采集及预处理接口的仿真和验证 47 4．1如何进行仿真 Ⅱ 山东大学硕士学位论文4．2数据采集及预处理接口的仿真 山东大学硕士学位论文 4．2数据采集及预处理接口的仿真 ．47 4．2．1帧解码模块的仿真 48 4．2．2数据预处理模块的仿真 ．49 4．2．2．1数据缓冲模块与读数据缓冲模块联合仿真 ．49 4．2．2．2读FIFO总控制模块的仿真 50 4．2．2．3 SRAM控制器模块的仿真 。51 4．2．2．4总控制器模块的仿真 52 ● 4．2．3数据采集及预处理接口部分的整体仿真 ．53 4．3数据采集及预处理接口的板级验证 ．54 4．3．1 SRAM控制器的功能验证 。54 4．3．2接口部分的功能验证 55 第五章总结与展望 。56 5．1本文的工作总结 。56 5．2今后工作的展望 ．57 参考文献 58 致谢 62 攻读硕士学位期间科研成果及参与项目 ．63 ■ llI 山东大学硕士学位论文CoNTENTS 山东大学硕士学位论文 CoNTENTS ABSTRACT(Chi