基于8051单片机ip软核的优化设计及应用研究-电力电子与电力传动专业论文.docxVIP

西华大学硕士学位论文 西华大学硕士学位论文 基于8051单片机IP软核的优化设计及应用研究 电力电子与电力传动专业 研究生苏学颖指导教师斩斌 摘要 本文通过礤核复用技术和外围电路的VHDL设计，采用高层综合的方法 设计出与MCS一8051系列微处理器指令集完全兼容的8位嵌入式微处理器软 核，并经过FPGA硬件实验验证获得了满意的效果。 为了保证口软核可靠地应用于8位单片机嵌入式系统，需要对软核本身作 全面的功能验证和时序验证，本文在对Intel MCS一8051 MCU系统功能特点和 技术参数进行深入分析的基础上，采用自顶向下层次化的分析方法，在 Quartusll5．0平台上对坤软核每个功能模块进行了功能验证，对所有的lll条 指令进行了仿真分析。 通过对软核综合结果和时序仿真结果的分析提出了软核的优化设计方案。 软核优化的目标是使芯片的面积最小、运算速度最快。为使综合的芯片面积最 小，本设计中采用条件编译的方式未综合8位硬件乘法、除法、DA类指令。 片上存储器根据目标FPGA芯片上存储资源的规模作了例化，修改了相应的存 储器地址总线宽度和存储器模块的按口。在速度上借用流水线的概念优化了软 核算术逻辑类、数据传送类，位操作类指令的时序，缩短了指令的执行周期。 通过在仿真分析软件ModelsimSE6．0上的功能和时序验证，证明了优化方案的 正确性和可行性。 最后，把优化后的m核下载到目标FPGA(CyeloneII EP2C8Q208C8)实 验板中进行物理验证。通过一个LED灯闪烁实验和一个步进电机驱动实验．， 对比优化前后口核的程序执行效率和示波器上的测试波形，证明软核达到了预 期的优化效果。 仿真研究和硬件实验表明，本论文优化设计的805lIP软核作为可移植的参 西华大学硕十学位论文数化的内核能够兼容传统的8051单片机，并应用到相关嵌入式系统中，该软核 西华大学硕十学位论文 数化的内核能够兼容传统的8051单片机，并应用到相关嵌入式系统中，该软核 的设计对于基于8位机的嵌入式系统(ES)和片上系统(SOC)应用具有重要参 考价值。 关键词：MCS．51、SOC、FPGA、IP核 ll 西华大学硕十学位论文Application 西华大学硕十学位论文 Application Research and Optimum Design of 8051 MCUIPCore Power electronic and Power Drive Postgraduate Xuying Su Supervisor：Bin j证 Abstract Based oil IP reusable technology and Hardware description language，this thesis uses the Mvanced digital design methods to implement a 8 bit microprocessor which is fully compatible with MCS一8051 MCU family．The IP core is successfully synthesized and downloaded into FPGA chip and make physical verifications． Before apply the IP core in 8 bit MCU ES，there are some works having been done to e／1sBre the system work stably，such as veri劬ng and simulation．Based Oll thorough analysis of Intel MCU一8051 functions and technology，this paper completely describ髂how to make function simulation with each module and how to veilfy the instruction sets using Quartusl／5，0 Platform． Byanalyzingthe resultsofsynthesisandfunction simulation,aoptimumIP core design is bmught forward．The advanced m core coFlsulne less chip area and execute at a highcr speed．To achieve less area some instructions which are seldom used have