基于dds和数字锁相环频率合成器的研究-电子与通信工程专业论文.docxVIP

万方数据 万方数据 郑 重 声 明 本人的学位论文是在导师指导下独立撰写并完成的，学位论文没有 剽窃、抄袭、造假等违反学术道德、学术规范和侵权行为，否则，本人 愿意承担由此而产生的法律责任和法律后果，特此郑重声明。 学位论文作者（签名）： 年 月 日 学位论文使用授权书 本论文作者完全了解学校关于保存、使用学位论文的管理办法及规 定，即学校有权保留并向国家有关部门或机构送交论文的复印件和电子 版，允许论文被查阅和借阅，接受社会监督。本人授权西北师范大学可 以将本学位论文的全部或部分内容编入学校有关数据库和收录到《中国 博士/硕士学位论文全文数据库》进行信息服务，也可以采用影印、缩 印或扫描等复制手段保存或汇编本学位论文。 本论文提交□当年/□一年/□两年/□三年以后，同意发布。 若不选填则视为一年以后同意发布。 注：保密学位论文，在解密后适用于本授权书。 作者签名： 导师签名： 年 月 日 西北师范大学研究生学位论文作者信息 论文题目 基于 DDS 和数字锁相环频率合成器的研究 姓 名 张玉林 学 号 2012221374 专业名称 电子与通信工程 答辩日期 2014.5 联系电话E_mail HYPERLINK mailto:xuewzj3@163.com xuewzj3@163.com 通信地址(邮编)：安徽省界首市邴集乡西张行政村 340 号 备注： 万方数据 万方数据 西北师范大学硕士学位论文 摘 要 频率合成器是电子系统的核心设备之一，已经广泛的应用在通信、自动测量、自动 控制、计算机控制和遥感测量等众多领域。随着电子技术的高速发展，对于频率合成技 术的要求也在不断提高，本设计就针对现有频率合成器分辨率不够高、转换时间较长及 相位噪声大等缺点，提出一种基于 DDS 和数字锁相环的频率合成器，该频率合成器分 辨率高、可输出较高频段的频率。 论文的主要工作概况如下： (1) 从频率合成技术的背景出发，认真分析了锁相环（PLL）和直接数字合成（DDS） 技术的基本原理，并分别对 DDS 和 PLL 技术进行了优缺点的对比，根据给出的一些具 体指标，最终确立了本次设计的具体方案。 (2) 采用 DDS 激励全数字锁相环（ADPLL）运用多环路合成技术的设计方案，该方 法是在 DDS 直接激励 PLL 的基础上做的一种改进，其特点是很好的结合 DDS 和 PLL 两者的优越性，设计完成一种新型的频率合成器。 (3) 本设计中 DDS 模块由 AT89C51 单片机和高性能的 AD9851 芯片组成。由于全 数字的锁相环在集成化和数字化有独特的优势，所以用 ADPLL 代替传统的 PLL，并用 FPGA 开发板来具体实现 ADPLL 的功能。 (4) 本文从设计方案入手，通过具体的编程和实际电路设计，详细的介绍了每一个 模块的功能，最终完成整个系统的设计和性能测试。 本文提出的双锁相环路的方案比传统的 DDS 直接激励 PLL的方案多出了一个环路， 能够充分利用直接数字合成的高分辨率和锁相环的高频率输出的优点，具有良好的应用 前景。本设计也为频率合成技术的研究与发展提供了一种参考。 关键词：DDS；FPGA；锁相环；ADPLL；频率合成器 I 基于 DDS 和数字锁相环频率合成器的研究 Abstract Frequency synthesizer is one of the core equipment of electronic systems. It is widely use in communications, automatic measurement, automatic control, computers, remote sensing and telemetry and many other fields. With the rapid development of electronic technology, the requirements for frequency synthesis technology are constantly improving. Because the current frequency synthesizer resolution has lots of disadvantages such as low resolution, long conversion time and phase noise, this paper propose a design which named all-digital phase- locked loop frequency synthesizer based on DDS technology. The n