《cache命中率习题》-课件设计（公开）.pptVIP

兰州城市学院精品课程 《计算机组织与结构》 1、有一个具有20位地址和32位字长的存储器，问： (1)该存储器能存储多少个字节的信息？ (2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？ (3)需多少位地址作芯片选择？ 解： （1）因为32位字长为4B，220 = 1M = 1024K,存储器容量为220×4B = 4MB，可存储4M字节的信息 （2）SRAM芯片容量为512K×8位 = 512KB = 0.5MB 所需芯片数目为：4MB ÷ 0.5MB = 8片 （3）因为219 = 512K，即：芯片片内地址线19位。又因为地址线为20位，所以存储器容量为1M, 故需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。 2、存储器容量为64M，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期τ= 10ns .问顺序存储器和交叉存储器的带宽各是多少？ 解：信息总量： q = 64位 ×8 =512位 　　顺序存储器和交叉存储器读出8个字的时间分别是： 　　　t2 = 8×100ns=8×10-7 (s) 　　　t1 = 100ns+7×10ns= 1.7×10-7 (s) 　　顺序存储器带宽是： 　　　W2 =q/t2=512÷（8×10-7）=64 ×107（位/S） 　　交叉存储器带宽是： 　　　W1 =q/t1=512÷（1.7×10-7）=301×107（位/S） 3、CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。 解：先求命中率h 　　　h=nc/(nc +nm )＝2420÷(2420＋80)＝0.968 　　则平均访问时间为ta 　　　ta＝0.968×40＋(1-0.968) ×240＝46.4(ns) 　　　r ＝240÷40＝6 　　cache/主存系统的效率为e 　　　e＝1/[r＋(1－r)×0.968]＝86.2％ 4、假设主存存取周期是cache存取周期的5倍，即T2＝5T1 ，在命中率H为0.9和0.99两种情况下，分别计算存储系统的访问效率。 解：当H＝0.9时， e1＝1／(0.9＋5(1－0.9))＝0.72 当H＝0.99时， e2＝1／(0.99＋5(1－0.99))＝0.96 5、在一个Cache存储系统中，主存储器的访问周期、存储容量和单位价格分别为60ns、64MB和10元/MB，Cache的访问周期、存储容量和单位价格分别为10ns、512KB和100元/MB，Cache的命中率为0.98。(1)计算这个Cache存储系统的等效访问周期、存储容量和单位价格。(2)计算这个Cache存储系统的访问效率。 解： (1)这个Cache存储系统的等效访问周期：T＝Tc H ＋ Tm（1－H） ＝10ns×0.98 ＋ 60ns×（1－0.98） ＝11ns 等效存储容量： S＝64MB 等效单位价格： C＝（Cc Sc ＋ Cm Sm）/（Sc ＋ Sm） ＝（100×0.5＋10×64）/（0.5＋64） ＝10.7(元/MB) (2)这个Cache存储系统的访问效率： e＝Tc/T ＝10/11 ＝0.91 6、在一个Cache存储系统中，当Cache的块大小为一个字时，命中率H＝0.8；假设数据的重复利用率为5，计算块大小为４个字时，Cache存储系统的命中率是多少？假设主存存取周期是cache存取周期的5倍，即T2＝5T1，分别计算访问效率。 预取技术提高命中率 方法：不命中时，把M2存储器中相邻几个单元组成的一个数据块都取出来送入M1存储器中。 ? 计算公式： 其中：H’是采用预取技术之后的命中率 H是原来的命中率 n为数据块大小与数据重复使用次数的乘积 证明：采用预取技术，不命中率降低ｎ倍： 解：n＝4×5＝20，采用预取技术之后，命中率提高到： Cache的块大小为一个字时，H＝0.8，访问效率为： e1＝1／(0.8＋5(1－0.8))＝0.55… Cache的块大小为4个字时，H＝0.99，访问效率为： e2＝1／(0.99＋5(1－0.99))＝0.96 * *