第5章 蓝存储器.pptVIP

指令和数据存放ROM中 存储器组织模型 以字节（8位）为单位存储信息： 每个存储单元存放一个字节的代码 每个地址唯一选中一个存储单元 ● 随机存取存储器RAM 存储器芯片内部结构框图 2. 典型芯片 存储器芯片内部结构框图 二、DRAM 1. DRAM的构成 2. 动态RAM刷新 3. 动态RAM的例子 5.1.2 ROM一、掩模ROM二、PROM 三、EPROM 四、EEPROM CPU与存储器的连接 图5.15 存储器读周期时序 存储器的读周期 8086CPU的存储器写周期 存储器的写周期 一、分体结构 图5.16 存储器分体结构示意图 8086存储器组织 以字节（8位）为单位存储信息： 图 5.17 8086系统存储器组成原理 存储器芯片内部结构框图 ● 实例——存储器的数据线及控制线的连接 二、分段结构 1. PC/XT 2. PC/AT 主存储器640KB的分配 内存保留区配置 扩展存储器配置 3. 存储器空间的分配和使用 4. 高速缓冲存储区 一、全译码方式 二、线选方式 三、 部分译码方式 74LS138 ● I/O译码电路和PC的I/O地址分配 系统板上I/O端口译码电路 16位偏移地址：每个逻辑段容量不超过64K字节 16位段基址： 允许各个逻辑段在整个存储空间浮动 例：一个程序装入内存3F140H地址 开始的区域，有三个逻辑段 堆栈段 256字节 数据段 1K字节 代码段 2K字节 每段起始处偏移地址均为0 段与段之间是连续的 逻辑段可以重叠 代码段 3F640 3FE3F 3F64:0000 3F64:0010 3F64:07FF 数据段 3F240 3F63F 3F24:0000 3F24:03FF 堆栈段 物理地址 3F140 3F23F 逻辑地址 3F14:0000 3F14:00FF 3F14:0000 3F14:FFFF 3F14:0100 3F14:0500 可使程序的各个逻辑段集中在一片连续的存储空间,保持相对的完整性 例：以3F14H为段基址的逻辑段 最大可有64K字节 逻辑地址 3F14：0000 ～ 3F14：FFFF 物理地址 3F140 ～ 4F13F 一个物理地址可表示为不同的逻辑地址 3F650H 表示为 3F64：0010 3F24：0410 3F14：0510 ● 逻辑地址的来源 指令操作 默认段地址 替换段地址 偏移地址 取指令 CS IP 堆栈操作 SS SP 存取变量 DS CS ES SS EA SS CS ES SS BP 串操作 源 DS CS ES SS SI 目的 ES DI ROM BIOS ROM 区域 VRAM区域 DOS 区域 BIOS数据区 中断向量表 FFFFF C0000 A0000 00500 00400 00000 UMB （384KB） 主存储区 （640K） 图6-18 IBM PC/XT机的存储空间分配 三、8086的存储组织情况 XMS Memory HMA UMB Conventional Memory 16MB 1088K 1024K 640K 0K 扩展存储器 高位存储器 上位存储器 主存储器 实模式下可 访问的存储器 保护模式 存储器 图6-19 IBM PC/AT的存储空间分配 可使用的空间 （程序保留区） 程序