集成电路敏设计 lab2-inverter-layout.pptVIP

大连理工大学 集成电路课程设计 集成电路课程设计 大连理工大学 电子与信息工程学院 回顾：IC全定制设计步骤 Create schematic Create Symbol Create a Testbench Schematic Set Up and run Simulation Viewing Waveforms Create Layout DRC LVS PEX 使用的Mentor软件IC Flow ICstudio—organize and maintain project data. Design Architect-IC — Capture schematics, setup and control simulation. Eldo/Ezwave — Simulate design and the associated waveform viewing applications. IC Station — Layout IC. Calibre — Verify design including DRC, LVS and PEX. 全定制设计倒相器版图 目的：充分理解版图设计的规则（DRC，LVS），熟练运用mentor的icstudio软件和calibre软件进行版图设计与验证。 版图的层次 1, Poly_M1_PP(命名可用下划线) New group? parts ? Poly_M1_PP Layer palette? CO (30) Add rectangle 边长0.16 2， Poly_M1_NP Copy Poly_M1_PP Paste?rename? Poly_M1_NP 打开Poly_M1_NP的layout，将外面的PP层改为NP层：左键选中，快捷键q，改Layer 完成后保存。可做DRC检查。 3， Pdiff_M1 新建Pdiff_M1单元的layout视图. 作图规则如下： 修改某层的图案或颜色 4， Ndiff_M1 与Pdiff_M1类似，将PP改为NP 5， nmos 沟道长：0.13um; 宽：0.15um 完成后，save，DRC 5， pmos 沟道长：0.13um; 宽：0.15um 6、构建myinverter版图 在pmos上方放1行2列Ndiff_M1，并用Nwell与下面的pmos相连 在nmos下方放1行2列Pdiff_M1 Poly_M1_PP接在pmos栅极下方 Poly_M1_NP接在nmos栅极上方 用M1连接pmos和nmos的栅极： Setup?Object Template?paths 选M1层， Add path，双击结束操作 快捷键L，或者菜单 add text 完成inverter版图，DRC检查 LVS检查 Tools?calibre?run LVS 练习： 设计三输入与非门 原理图 仿真 版图 DRC LVS * 余隽, 8470 6184 ，junyu@dlut.edu.cn * Dalian University of technology 余隽 讲师 Tel:junyu@dlut.edu.cn 根据drc文件及本次设计的要求，我们用到的工艺层如下： 第2层金属 32 M2 金属1的端口标识 131 MET1TEXT 1，2层金属的过孔 51 VIA1 第1层金属 31 M1 接触孔 30 CO N+ 注入 26 NP P+ 注入 25 PP 多晶硅 17 POLYG 薄氧，掺杂区 6 OD N阱 3 NWELL 说明 层号 层名 ndiff poly met2 cont cont cont via via met1 pdiff nwell oxide 倒相器版图设计 setup? grid ? 0.005 调整工作区大小到能看见格点 放大：滚轮上滚，或 Ctrl-z 缩小：滚轮下滚，或 Shift-z 包括的层次： PolyG, CO, M1,PP M1比Cont大0.05 Poly比cont大0.07 PP比Poly大0.2 (保证poly掺杂，电阻小) Save Tools?calibre?run drc 自动弹出calibre-DRC RCE（看结果的窗口） 双击一个错误，查看和分析错误原因。 面积错误在本例中忽略。 常见错误：距离过小。将在layout图中高亮显示。修改： 移动边缘：注意layout窗口下方 Mouse: L : full selection 按键 F4 后 Mouse: L : partial selection 做标尺后移动边缘. 再按F4回到full selection. 修改后存盘再做DRC