复习-触秒发器及时序电路.pptVIP

某型号的RAM采用二维译码结构，其行地址个数为5，列地址个数为8，每个地址对应的存储空间为8Bits。则该RAM的总容量为________。 A．256Bits； B．320Bits； C．2048Bits； D．65536Bits 某组合电路共有5个输入变量，4个输出变量。如果用ROM实现此组合电路，ROM的容量至少为 Bits 下面关于FPGA/CPLD的相关说法中不正确的是____________。 A、一般CPLD的工作速度比FPGA快 B、FPGA内部的触发器资源一般比CPLD多 C、CPLD一般需要外挂E2PROM保存程序 D、FPGA可用于实现较复杂的数字信号处理算法 下列属于非易失型存储器的是_________。 A、DDR B、双口RAM C、Flash D、FIFO 需要___________存储容量的存储器可实现两个4bit数的加法运算。 A、2^4×5 B、2^8×5 C、2^5×4 D、2^5×8 555电路不能实现下列哪种功能___________ A.多谐振荡电路 B.单稳态触发器 C.施密特触发器. D.脉冲计数 单稳态电路在触发脉冲边沿作用下可输出一定宽度的暂态 脉冲，其暂态脉冲宽度主要由_____决定。 A、触发脉冲的宽带 B、定时元件