- 1、本文档共105页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
一种基于跟踪式量化器关的高性能delta-sigma adc的研究与实现
中国科学技术大学硕士学位论文
中国科学技术大学
硕士学位论文
一种基于跟踪式量化器的高性能
Delta.Sigma ADC的研究与实现
作者姓名: 朱广龙
学科专业: 电路与系统
导师姓名: 贺林副研究员林福江教授 完成时间: 二。一五年五月十日
万方数据
I嘲磐掣University
I嘲磐掣
University of Science and Technology of China
A d issertation for Master’S deg ree
Study and lmplementation of H ighIPerformance Delta—
Sigma ADC Based on Tracking
Quantizer
Author’S Name: Guanglong
一 一
Speciality: Circuits and Systems
Supervisor: Research Fellow Lin HE
Prof.Fuj iang LIN
1 ’
f lnlSned time: May 1 0m,201 5
万方数据
中国科学技术大学学位论文原创性声明本人声明所呈交的学位论文,是本人在导师指导下进行研究工作所取得的成
中国科学技术大学学位论文原创性声明
本人声明所呈交的学位论文,是本人在导师指导下进行研究工作所取得的成 果。除己特别加以标注和致谢的地方外,论文中不包含任何他人已经发表或撰写 过的研究成果。与我一同工作的同志对本研究所做的贡献均已在论文中作了明确 的说明。
作者签名: 皋壬缸 签字日期:也堕皇笪!;
中国科学技术大学学位论文授权使用声明
作为申请学位的条件之一,学位论文著作权拥有者授权中国科学技术大学拥 有学位论文的部分使用权,即:学校有权按有关规定向国家有关部门或机构送交 论文的复印件和电子版,允许论文被查阅和借阅,可以将学位论文编入有关数据 库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。本人 提交的电子文档的内容和纸质论文的内容相一致。
保密的学位论文在解密后也遵守此规定。
口公开 口保密(——年)
作者签名: 绻壬盛 导师签名:
签字日期: 迎尘窆6旦三 签字日期:堂!£堕竺三
万方数据
摘要摘要
摘要
摘要
随着现代信息技术的高速发展以及移动终端设备的普及,高速、高精度和低 功耗的信息处理设备成为市场的热门需求。Delta.SigmaADC具有精度高、硬件 开销低等特点被广泛使用在移动便携式设备中。但是Delta.Sigma ADC的速度受
限问题成为制约其发展的瓶颈,因此如何提高其速度成为研究的热点。
本文在传统前馈结构多比特量化Delta.Sigma ADC的基础上,探索了基于跟 踪式量化器的设计。与传统量化器不同,跟踪式量化器只量化当前输入和上次输 入的残差,来有效降低量化器的输入摆幅,从而减少比较次数,降低功耗,提高
转换速度,并在数字域中通过积分来恢复当前输入的大小。系统前馈结构的设计 使得积分器只需要处理量化噪声,极大地降低了积分环路的信号摆幅。将量化比 特数提高到8比特,进一步降低了量化噪声,从而进一步降低运放的设计要求降 低功耗。数据加权平均技术被应用在反馈回路中减小多比特量化引起的非线性, 从而保证系统的信号噪声失真比不降低(Signal to Noise and Distortion Ratio, SNDR)。通过数学计算和Matlab建模仿真确定系统架构,并总结了一套完整的 设计方法。考虑实际电路中的各种非理想因数,比如:运放的有限带宽、压摆率 和直流增益等,并且分别对它们进行建模,再带入系统中进行仿真,最终为实际 电路的参数设计提供依据。
8位跟踪式ADC中的DAC采用单调开关结构不仅节省了50%的电容,而 且大幅降低了功耗。文中对传统双尾电流管结构的比较器进行了改进使其具有更 低的失调电压和噪声,并且该结构只需要单相时钟控制,因此改进后的比较器也 降低了对时钟产生电路的要求。在0.6V下采样开关采用自举技术不仅可以提高 采样开关的线性度还可以增大允许的输入信号摆幅。本文还对传统的自举开关电 路进行了优化,用PMOS管代替传统结构中的NMOS管,避免使用电容结构的 电荷倍压器所带来的高功耗和大面积。
该款Delta.SigmaADC采用了TSMCl30m1P8M的标准CMOS工艺,工作
在0.6V电压下,带宽为50kHz,过采样率为16,SNDR达到了76.8dB,核心电 路的功耗为152.2BW,品质因数(Figure ofMerit,FoM)为0.26pJ/step。芯片核心 面积为0.25 mm2。
关键字:Delta-Sigma ADC前馈跟踪式量化器低功耗自举开关比较器
万方数据
Abs仃actAbstract
Abs仃act
文档评论(0)