武汉大学组成争原理实验.pptVIP

②建立仿真波形文件:在主菜单中选择File/New选项，在弹出的New对话框中选择Other Files选项中的Vector Waveform File。 ③设置仿真参数:设置仿真时间区域。对于时序仿真来说，将仿真时间轴设置在一个合理的时间区域上十分重要。通常设置的时间范围在数十微秒间： QuartusⅡ设计流程 ④将工程端口信号节点选入波形编辑器中。 QuartusⅡ设计流程 ⑤编辑输入波形(输入激励信号)。 QuartusⅡ设计流程 ⑥存盘，并启动仿真 QuartusⅡ设计流程 ⑦观察仿真波形 QuartusⅡ设计流程 5、设计下载: ①打开编程窗和配置文件。首先将实验系统和并口通信线连接好，打开电源。在菜单Tool中选择Programmer，于是弹出如图所示的编程窗。在Mode栏中有4种编程模式可以选择：JTAG， Passive Serial， Active Serial和In-Socket。为了直接对FPGA进行配置，在编程窗的编程模式Mode中选JTAG(默认)，并选中打勾下载文件右侧的第一小方框。注意要仔细核对下载文件路径与文件名。如果此文件没有出现或有错，单击左侧“Add File”按钮，手动选择配置文件f_adder.sof。 QuartusⅡ设计流程 设置引脚：为了能对此全加器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上，编译后下载。 选择Tools菜单中的Assignments项，即进入如图所示的Assignment Editor编辑器窗。在Category栏中选择Pin，或直接单击右上侧的Pin按钮。 QuartusⅡ设计流程 双击To栏的new，在出现的如图所示的下拉栏中分别选择本工程要锁定的端口信号名；然后双击对应的Location栏的new，在出现的下拉栏中选择对应端口信号名的器件引脚号，如对应ain,选择8脚。 QuartusⅡ设计流程 5、设计下载: ②设置编程器。若是初次安装的QuartusⅡ,在编程前必须进行编程器选择操作。这里准备选择ByteBlaster MV[LPT1]。单击Hardware Setup按钮可设置下载接口方式，在弹出的Hardware Setup对话框中，选择Hardware settings页，再双击此页中的选项BytcBlaster之后，单击Close按钮，关闭对话框即可。这时应该在编程窗右上显示出编程方式：ytcBlaster [LPT 1]。如果打开下所示的窗口内“Currently selected”右侧显示No Hardware，则必须加入下载方式。即点击Add Hardware钮，在弹出的窗中点击OK，再在窗口中双击BytcBlaster，使“Currently selected”右侧显示BytcBlaster [LPT1]。 QuartusⅡ设计流程 QuartusⅡ设计流程 5、设计下载: ③下载：单击下载标符Start按钮，即进入对目标器件FPGA的配置下载操作。当Progress显示出100%，以及在底部的处理栏中出现“Configuration Succeeded”时，表示编程成功。注意，如果必要，可再次单击Start按钮，直至编程成功。 ④硬件测试：软件下载成功后，测试已完成电路是否符合设计要求。 QuartusⅡ设计流程 模60的计数器设计与实现 建立图形文件：打开Quartus Ⅱ 5.0编辑器，选择File/New命令，在Device Design File选项卡下选择Block Digram /Schematic File，单击OK按钮。 模为60的计数器原理图 QuartusⅡ设计应用举例 最常用的工具菜单： Project（工程）： Assignment（资源分配）： Processing（操作）： Tools（工具）： QuartusⅡ设计说明 ByteBlaster 并口下载电缆连接示意图 下载模式 ByteBlaster并口下载电缆提供两种下载模式： （1）被动串行模式（PS模式）——用于配置FLEX 10K、FLEX 8000和FLEX 6000器件； （2）JTAG模式——具有工业标准的JTAG边界扫描测试电路（符合IEEE 1149.1：1990标准），用于配置FLEX 10K或对MAX 9000、MAX 7000S和MAX 7000A器件进行编程。 Quartus Ⅱ是一个完全集成化的PLD设计工具，同时还支持SOPC设计开发。 Quartus Ⅱ是一个完全集成化的PLD设计工具，同时还支持SOPC设计开发。 Quartus Ⅱ是一个完全集成化的PLD设计工具，同时还支持SOPC设计开发。 Quartus Ⅱ是一个完全集成