第六章原理图输入设计方法上机实验课.pdf

EDA技术实用教程 第6章 第6章 原理图输入设计方法 原理图输入设计方法 上机、实验 上机、实验 一、1位全加器设计向导基本设计步骤 详细可参考 步骤1：为本项工程设计建立文件夹。 p92 _4.4节 myprject/f_adder/ 注意：文件夹名不能用中文，且不可带空格。p152-156 步骤2：输入设计项目，存盘为myprject/f_adder/ h_adder.gdf 步骤3：将设计项目设置成工程文件(project) 步骤4：选择目标器件并编译（不选择目标器件编译） 步骤5：时序仿真（功能仿真）和包装入库 建立波形文件/输入信号节点/设置波形参量/设置仿 真时间/加输入信号/存盘（用h_adder.scf存入同一文件夹 中）/运行仿真器/分析结果/ 包装元件入库 步骤6：引脚锁定 省略 步骤7：编程下载 步骤8：设计顶层文件。完成全加器原理图设计，并以 文件名f_adder.gdf存入同一文件夹中。重复步骤3 －7。 二、2位十进制数字频率计设计 1、频率计顶层电路 2 3 测频控制信号 1 待测频率 图6-17 频率计顶层电路原理图(文件：ft_top.gdf) 图6-14 两位十进制频率计测频仿真波形 2、有时钟使能的两位十进制计数器 标号相同等于连接 (1) 设计电路原理图 双击可看其内部电路 F_IN 总线 图6-9 用74390设计一个有时钟使能的两位十进制计数器（文件： conter8.gdf ） (2) 计数器电路实现 图6-10 调出元件74390 图6-11 从Help 中了解74390的详细功能 Clk的设置 p98 (3) 波形仿真 图6-12 两位十进制计数器工作波形 下降沿计数 先点击‘b’，将 其点为黑色 设置输入信号‘b’ 用此键改变仿真 的周期为800ns 区域坐标到合适 位置。 然后先点击此处 将弹出时钟周期 设置窗 3、测频时序控制电路设计 图6-15 测频时序控制电路 tf_ctro.gdf 1