第4章ISE 5.1i开发系统.pptVIP

第4章 ISE 5.1i开发系统 4.1 设计流程 4.2 工程管理用户界面 4.3 VHDL的输入方法 4.4 基于电路原理图输入的设计方法 4.5 状态转换图描述状态机 4.6 硬件描述语言和电路原理图混合输入方式 4.1 设 计 流 程 一般采用CPLD或FPGA芯片设计电子系统时，从设计输入到将调试后的程序下载到CPLD或FPGA芯片的工作流程如图4-1所示。 利用ISE 5.1i开发系统，从设计输入(例如，选择VHDL输入)到将调试后的程序下载到CPLD或FPGA芯片的步骤如下： (1) 双击ISE 5.1i开发系统的项目导航器图标 启动开发系统，创建一个新的工程项目，选择“File”→“New Project”，输入工程项目存放的路径和工程项目文件名。 (2) 选择器件系列型号、器件型号、封装形式、器件速度和设计流程(例如，选择“XST VHDL”)。 图4-1 设计流程 (3) 新的工程项目建立后，在工程管理窗口下，选择“Project”→“New Source”，弹出对话选择框，在对话选择框中选择“VHDL Module”，定义端口输入/输出信号，进入VHDL文本编辑器。 (