电子电路设计训练(北航)exp2014verilog04.pptVIP

电子电路设计训练(北航)exp2014verilog04.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
北航· 电子信息工程学院 Verilog设计 * 实验四 电子电路设计训练 数字部分(Verilog) * 目的1: (补缺):掌握Verilog HDL中的函数和任务 目的2: (练习):继续练习同步状态机设计方法 练习六、在Verilog HDL中使用函数(主体,并包含思考题) 练习七、在Verilog HDL中使用任务(只作主体,不作思考题) 小练习、楼梯灯的状态机控制(题目见后) 地点:新主楼F535;时间: 下周二(4-22日下午16、17点): 27、28班 下周四(4-24日晚19、20、21点): 21、22班+27、28排不下 下周日(4-27日下午14、15、16、 17点):23、24班+21班排不下 下周日(4-27日晚19、20、21点): 25、26班+22班排不下 第四次实验 * 楼梯灯 楼下到楼上依次有3个感应灯:灯1、灯2、灯3。当行人上下楼梯时,各个灯感应到后自动点亮,若在8s内感应信号消失,则点亮8s,若感应信号存在时间超过8s,则感应信号消失4s后灯自动关闭。 任务1:做出如上逻辑电路设计并仿真; 任务2:考虑去抖情况,对于感应信号到达存在毛刺(小于0.5s),设计合适逻辑并剔出。 任务3:若为节约能源,下一个灯点亮的同时将自动关闭上一个灯,做出如上逻辑设计并仿真(仅考虑一个人的情况); (见下页) 节约能源 的代价! * 楼梯灯 (续) 任务4:考虑存在多个人上下楼梯的情况,比如:行人1已经从灯1到达灯2,灯2受感应自动点亮,但此时行人2刚上楼梯到达灯1的位置,则灯1和灯2都须点亮,更加复杂一点,如果行人2是下楼梯刚到达灯3位置,做出如上逻辑设计并仿真; 节约能源 的代价! 作3个是基本要求,第4个是Bonus! * 楼梯灯 楼下到楼上依次有3个感应灯:灯1、灯2、灯3。当行人上下楼梯时,各个灯感应到后自动点亮,若在8s内感应信号消失,则点亮8s,若感应信号存在时间超过8s,则感应信号消失4s后灯自动关闭。 module light input:clk10,switch[2:0],rst output:light[2:0] 注意:1.上下楼梯顺序 2.时钟频率为10Hz 3.感应信号为电平信号 注意灯的 控制逻辑 * 联系方法 李峭、何锋 avionics@buaa.edu.cn robinleo@buaa.edu.cn 010新主楼 F710 202教研室 ——航空电子与总线通信实验室 Avionics and Bus Communications Laboratory(ABC Lab) * * * * * *

文档评论(0)

allap + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档