CPU的功能及组成.pptVIP

CPU的功能及组成 主讲：XXX 一、导入 中央处理器（Central Processing Unit）的缩写，即CPU，CPU是电脑中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。 二、新授 1、CPU的功能 指令控制（程序的顺序控制） 操作控制（一条指令有若干控制信号实现） 时间控制（指令各个操作实施时间的定时） 数据加工（算术运算和逻辑运算及其它非数值数据的处理，数据的加工处理是CPU的根本任务） 2、CPU的基本组成 传统的CPU由运算器和控制器组成。 现在CPU的变成了运算器、cache和控制器三大部分。 （寄存器） FPU（数字协处理器/浮点运算单元）：过去集成在CPU内，是为了提高CPU的浮点运算能力 运算器: 由算术逻辑单元（ALU） 、累加寄存器、数据缓冲寄存器和状态寄存器、通用寄存器组组成，它是数据加工处理部件。 相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。 主要功能：算术逻辑运算  控制器： 由程序计数器、指令寄存器、指令译码器、时序发生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。它的主要功能有： （1）从内存中取出一条指令，并指出下一条指令在内存中的位置； （2）对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作； （3）指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。 地址寄存器MAR PSW ID CPU内部结构框图 3、CPU中的其它部件 数据缓冲寄存器（DR） 程序计数器（PC） 指令寄存器（IR） 指令译码器（ID） 地址寄存器（MAR） 累加寄存器（AC） 状态寄存器（PSW） 数据缓冲寄存器（DR） 用来暂时存放由内存储器读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在数据缓冲寄存器中。 作用： （1）作为CPU和内存、外部设备之间信息传送的中转站； （2）补偿CPU和内存、外围设备之间在操作速度上的差别； （3）在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。 返回 程序计数器（PC）： 用来确定下一条指令的地址 又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此PC的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对PC加1。  但是，当遇到转移指令如JMP指令时，那么后继指令的地址（即PC的内容）必须从指令的地址段取得。在这种情况下，下一条从内存取出的指令将由转移指令来规定，而不是像通常一样按顺序来取得。因此程序计数器的结构应当是具有寄存信息和计数两种功能的结构。 返回 指令寄存器（IR）： 用来保存当前正在执行的指令。 当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。 指令划分为操作码和地址码字段，由二进制数字组成。 返回 指令译码器ID： 分析、执行指令的部件。 为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。 操作码一经译码后，即可向操作控制器发出具体操作的特定信号。 返回 地址寄存器（MAR） 地址寄存器用来保存当前CPU所访问的内存单元的地址。 当CPU和内存进行信息交换，即CPU向内存存/取数据时，或者CPU从内存中读出指令时，都要使用地址寄存器和数据缓冲寄存器。同样，如果我们把外围设备的设备地址作为像内存的地址单元那样来看待，那么，当CPU和外围设备交换信息时，我们同样使用 地址寄存器和数据缓冲寄存器。 返回 累加寄存器（AC） 累加寄存器AC通常简称为累加器，它是一个通用寄存器。其功能是：当运算器的算术逻辑单元ALU）执行算术或逻辑运算时，为ALU提供一个工作区。累加寄存器暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。 目前CPU中的累加寄存器，多达16个，32个，甚至更多。当使用多个累加器时，就变成通用寄存器堆结构，其中任何一个可存放源操作数，也可存放结果操作数。在这种情况下，需要在指令格式中对寄存器号加