原创力文档- 11
- 0
- 约3.1千字
- 约 5页
- 2019-05-30 发布于江苏
- 举报
Verilog HDL数字设计与综合(第二版) 第十章课后习题答案
PAGE 146
Verilog HDL数字设计与综合（第二版）
PAGE 147
第10章 时序和延迟
10.6 习题
1．在下列电路中用到了哪种类型的延迟模型？给模块Y写Verilog描述。
#11
#11
#8
out
m
n
p
q
Y
#4
e
f
答：用到了分布延迟。Verilog描述如下：
module Y(out,m,n,p,q);
output out;
input m,n,p,q;
wire e,f;
or #11 a1(e,m,n);
and #8 a2(f,p,q);
or #4 a3(out,e,f);
endmodule
2．在模块中用最大延迟把电路转换成集总延迟模型。用集总延迟模型重写模块Y的Verilog描述。
答：代码如下：
module Y(out,m,n,p,q);
output out;
input m,n,p,q;
wire e,f;
or a1(e,m,n);
and a2(f,p,q);
or #15 a3(out,e,f);
endmodule
3．计算习题1中的电路的每条输入到输出路径的延迟。使用路径延迟模型写Verilog描述。使用specify块。
答：代码如下：
module Y(out,m,n,p,q);
output out;
input m,n,p,q;
文档评论（0）