北邮大三计算机体系结构实验三DLX处理器程序设计.docx

实验三 DLX处理器程序设计 实验目的 学习简单编译优化方法，观察采用编译优化方法所带来的性能的提高。 实验原理 采用静态调度方法重排指令序列，减少相关，优化程序。 3、实验内容和要求 自编一段汇编代码，完成一维向量加法运算，并输出结果。观察程序中出现的数据/控制/结构相关。（注：使用一维数组表示一维向量。） 4．1向量加法代码清单及注释说明 1、向量加法设计源代码 .data VectorLength: .word 16 Vector1: .word 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16 Vector2: .word 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16 ；声明向量长度 以及声明向量1、2 Printf1: .asciiz Vector = Printf2: .asciiz %f .align 2 PrintPrompt: .word Printf1 PrintPar: .word Printf2 Result: .space 4 ；存放打印数据的空间申请 .text main: addi r14,r0,PrintPrompt trap 5 lw r20,VectorLength addi r2,r0,0 Loop: ld f10,Vector1(r2) ld f12,Vector2(r2) ；循环体中读入向量 cvti2d f0,f10 cvti2d f2,f12 addd f4,f2,f0 ；加法运算 Finish:;**** Finish,write result into stdout sd Result,f4 addi r14,r0,PrintPar trap 5 ；系统中断，输出结果 addi r2,r2,4 subi r20,r20,1 bnez r20,Loop ;**** End trap 0 2、运行结果 5．1程序相关性分析结果 （1） 观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 产生34.12%的数据相关。当对当前指令的操作数寄存器进行操作的时候，前几条指令的运算结果还未写回结果寄存器，由此产生数据相关。 没有产生结构相关。 产生3.94%的控制相关。系统按照预测成功来执行指令，执行一条指令后马上将其下一条指令trap读进来。 （2）考察增加浮点运算部件对性能的影响。 1个浮点运算部件 3个浮点运算部件 同一段代码执行相同步，但是经过对比发现浮点运算部件的多少对于程序执行效率并没有什么影响，浮点运算部件的多少对统计结果都不造成影响，可能是由于该程序不存在争用浮点运算部件资源的情况 （3）考察增加forward 部件对性能的影响。 不使用forward部件 使用forward部件 使用forward部件之后执行相同的代码用的时钟周期比不使用forward部件少了 大约100个时钟周期，由于没有结构相关，所以使用forward部件主要使得RAW相关明显减少了，占总的时钟周期比例也减少了，对控制相关没有什么影响。 总之，使用forward部件后，总的时钟周期减少，数据相关减少，流水线的性能得到很大的改善。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 在本次实验中转移成功的几率比较大，进行16次转移只有一次转移不成功的，因为系统按照预测成功来执行指令，当判断转移不成功时，系统对trap指令进行的操作被全部作废，转而去执行跳转到的指令。 4．2双精度浮点加法求和代码清单及注释说明 1、双精度浮点加法求和源代码 .data ;初始化两个用于相加的一维向量（双精度浮点数），向量长度为20 a: .double 1.9, 2.1, 3.7, 4.6, 5.5, 6.4, 7.3, 8.2, 9.1, 10.1, 11.2,12.3,13.4,14.5,15.6,16.7,17.8,18.9,19.0,20.2 b: .double 1.1, 2.2, 3.3, 4.4, 5.5, 6.6, 7.7, 8.8, 9.8, 10.9, 11.8,12.7,13.6,14.5,15.4,16.3,17.2,18.1,