第二章 IO端地址译码技术.pptVIP

第二章 I/O端口地址译码技术 主要内容: I/O端口概念 端口地址分配 译码基本原理 译码电路设计 2.1 I/O端口及其编址方式 一. I/O端口和I/O操作 1. I/O端口是接口电路中能被CPU直接访问的寄存器的地址 一个接口电路拥有多个端口,如命令口,状态口,数据口,各端口具有不同读写特性 访问端口就是访问接口电路中的寄存器 2. I/O操作:是对I/O端口的操作,不是对I/O设备的操作 二.端口地址编址方式 1.统一编址: 端口地址和存储器地址统一编址 优点:编址空间大,指令多,即可实现I/O,又可对其作逻辑运算 缺点:占用存储器的地址空间,指令长 2.独立编址:端口地址单独编址 要设立专门的I/O指令,指令短,执行速度快 三.独立编址方式的端口访问 1. I/O指令中端口地址的宽度 系统板上的接口芯片的端口采用单地址字节最多可寻址28 =256个端口 采用双地址字节时:最多可寻址216 =64K个端口,I/O扩展槽的接口控制卡上采用双地址字节编址 2.I/O端口访问 即CPU对端口的读写 端口访问举例: 输入(CPU把端口数据读入主存） MOV 　DX,300H IN 　　AL,DX MOV　 [DI], AL 输出(CPU把主存数据写入端口） MOV 　DX,301H MOV 　AL,[SI] OUT 　DX,AL 2.2 I/O端口地址分配 系统板上接口芯片的端口地址 扩展槽上接口控制卡的端口地址 　　 I/O端口地址选用的原则 凡是被系统配置所占用了的地址一律不能使用 用户使用未被占用的地址，不能使用计算机厂家保留的地址 一般用户使用３００～３ＦＨ地址，但要使用地址开关，避免冲突 2.3 I/O端口地址译码 一. I/O地址译码电路工作原理及作用 地址信号和控制信号为输入信号,产生的输出信号就是1根选中线,低电平有效。实现对接口芯片的选择,被选中的芯片的内部数据线打开,与总线建立连接。 二.I/O地址译码方法 一般把地址线分为两部分: 高位地址线与CPU的控制信号线组合,经译码电路产生片选信号。 低位地址线不参加译码,直接连接到I/O接口芯片,进行I/O接口芯片内部的端口寻址。 故低位地址线又称为接口电路中的寄存器寻址线。 如图示 三. 地址译码电路设计 1.固定式端口地址译码 接口中用到的端口地址不能改变 举例1:使用74LS20/30/32和74LS04设计I/O端口地址为2F8H的只读译码电路。 分析:译码电路输入地址线的值为: 设计结果 说明 AEN为控制信号,AEN=0时译码才有效,AEN=1时译码无效。 输出信号即为只读信号。 同样可设计出能执行读/写操作的译码电路,如图所示。 举例2:使用74LS138设计一个系统板上接口芯片 的I/O端口地址译码电路,并且让每个接口芯片内部的端口数目为32个。 分析:系统板上的I/O端口地址范围000~0FFH,只使用低8位,故A9A8为0;A7A6A5和AEN完成片选;A4A3A2A1A0完成片内端口选择,译码电路输入地址线的值: 设计结果 PC系统板上的各个端口的地址范围: 8237: 8259: 8253: 5255: 2.可选式端口地址译码电路 即开关式端口译码电路。 可灵活改变地址,适应不同的地址分配场合。 例3： 采用比较器74LS85设计可选式端口地址译码电路，见图2.3。 例4 采用异或门器件74LS136设计可选式端口地址译码电路，见图2.4。 举例5: 采用跳接开关设计I/O端口地址译码电路, 共有1024种选择 如图2.6所示: 本章思考题 在图2.1(b)中的原读/写地址为2E2H,若要求I/O端口读/写地址改为374H,则输入线要作哪些改动? 在独立编址方式下,CPU采用什么指令访问端口? 问题与讨论 长江大学地物学院 退出 ０４０～０５ＦＨ ０６０～０６ＦＨ ０７０～０７ＦＨ ０ｆ０～０ＦＦＨ 定时器 并行接口芯片（键盘接口） ＲＴ／ＣＭＯＳ　ＲＡＭ 协处理器 ０２０～０３ＦＨ ０Ａ０～０ＢＦＨ 中断控制器１ 中断控制器２ ０００～０１ＦＨ ０Ｃ０～０ＤＦＨ ０８０～０９ＦＨ ＤＭＡ控制器１ ＤＭＡ控制器２ ＤＭＡ页面寄存器 端口地址 Ｉ／Ｏ芯片名称 ３Ａ０～３ＡＦＨ ３８０～３８ＦＨ 同步通信卡１ 同步通信卡１ 等等 ３００～３１ＦＨ 原型插件板 ３Ｆ８～３ＦＦＨ ２Ｆ０～２ＦＦＨ 串行口控制卡１ 串行口控制卡２ ３７０～３７ＦＨ ２７０～２７ＦＨ 并行口控制卡１ 并行口控制卡２ ２００～２０ＦＨ 游戏控制卡 端口地址 Ｉ／Ｏ接口名称 8 F 2 十六