平台基本情况介绍.PDFVIP

平台基本情况介绍 使用pio方法实现除法器的硬件设计 使用pio方法实现除法器的软件设计 集成ip核的方法实现除法器的硬件设计 集成ip核的方法实现除法器的硬件设计 平台基本情况介绍 硬件： 本实验基于的硬件平台是友晶科技公司的 DE10_Nano 开发板 软件： Altera Quartus II16.0 software Altera SoC Embedded Design Suite 16.0 SoC FPGA设计流程 硬件开发：和以往传统的基于 NiosII 的 FPGA 设计流程相同，使用 Quartus 加入 Qsys 以及用户逻辑，然后设定 FPGA 管脚 分配，最后综合编译产生 .sof 编程档案。 软件开发： 通过 Altera 的 SoCEDS 开发工具将 Qsys 所 做的 HPS 硬件设定转换成产生Preloader、 uboot 和 Device Tree 所需的输入文件。这些 文件可以协助 HPS 在 DE10上运行 embedded linux system，linux 内核解析需要 挂载硬件外设并完成 boot 。然后开发基于 linux 操作系统的应用程序并在 DE10-nano 上 运行。应用程序可以实现 HPS 和FPGA 协同 工作完成定制化设计。 Boot SD card 的制作流程 硬件系统的架构 两个区块间有三个通道可以让两部分实现传输数据，统称为 HPS-FPGA AXI Bridges 。 分别为： FPGA-to-HPS Bridge HPS-to-FPGA Bridge Lightweight HPS-to-FPGA Bridge 搭建Qsys 建立和配置硬核 的ip核 HPS 属性有 FPGA Interfaces 、Peripheral PinMultiplexing 、HPS Clocks 和 SDRAM 等四 个配置栏 在 FPGA Interfaces 选项栏下，用户可以在 General 下使能基本的接口和信号，配置 AXI Bridges 的参数 用户可以设定 FPGA 与 HPS 相连接的 3 个 AXI Bridges 的数据宽度如图 增减 FPGA to HPS SDRAM 的接口数目，配置 系统的 Reset 信号，DMA Peripheral Request 在 Peripheral Pin Multiplexing 选项栏下，可以通过选项来启用 HPS 的外围设备如图所示。包括 Ethernet Media Access 、NAND Flash、 QSPI Flash、SDMMC/SDIO 、USB、SPI、UART 、I2C 、CAN、 Trace Port Interface Unit 等外围设备控制器如下图 在这个设定页的最底层有个 Peripherals Mux Table ，可以帮助用户检验整个 HPS 外设 I/O pin multiplexing 设定的状态，看看是否有所冲突。每个 mux_select 表内，若管脚名被标注为粗体，就代表此管脚功能已被设定， 选择 HPS Clocks 选项卡，可以设置使能 HPS to FPGA 和 FPGA to HPS 之间的时钟及其频率。在 SDRAM 选项卡里，你可以配置 HPS 的外部存储器接口参数。SDRAM的一些配置需要参考芯片手册 datasheet 。 添加一些其他的常用的外设 添加除法器的IO 仿照课本上第14章的方法，对