第三章 逻辑门电路.pptVIP

2）当C=1时： ① ?I = -5V～3V，?GSN = 5－( -5～ 3 )＝( 10～2 )V， ?GSNVTN，TN导通。 ? O= ? I。 ② ?I = -3V～5V，?GSP = -5－( -3～5 )＝( -10 ～ -2 )V， |?GSP||VTP|，TP导通。? O= ? I。 ③ ?I=-3V～3V， TN，TP均导通。? O= ? I。 3. 传输门的应用 传输门组成的数据选择器 C=0，TG1导通, TG2断开，L=X C=1，TG2导通, TG1断开， L=Y 3.1.8 CMOS逻辑门电路的技术参数 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。 0.00087~22 0.0003~7.5 2.9 BiCMOS 13 1? (1MHz) 13 74HCT 15 1.5? (1MHz) 10 74HC 105 1?(1MHz) 75 4000B 延时功耗积 (pJ) 功耗 (mW) 传输延迟时间 tpd/ns(CL=15pF) 参数 系列 CMOS门电路各系列的性能比较 3.1.9 NMOS门电路(略) 3.2 TTL逻辑门 3.2.1 BJT的开关特性 ? I=0V时：三极管截止， ? O＝VCE≈VCC，c、e极之间近似于开路, ? I=5V时：三极管饱和，? O＝VCES≈0.2V，c、e极之间近似于短路, 1. BJT的开关作用 2. BJT的开关时间 BJT饱和与截止两种状态的相互转换需要一定的时间才能完成（内部电荷的建立和消散需要一个过程）。 1）从截止到导通 开通时间ton(=td+tr) 2）从导通到截止 关闭时间toff(= ts+tf) 3.2.2 基本BJT反相器的动态性能 基本BJT反相器的开关速度不高的原因： 1）基区内的存储电荷 BJT开关速度受限的主要原因是由于BJT基区内存储电荷。 2）带电容负载 CL的充、放电过程均需经历一定的时间，必然会增加输出电压?O波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。 上述两个原因使BJT反相器开关速度不高，需寻求更实用的TTL电路。 3.2.3 TTL反相器的基本电路 如何提高TTL反相器的速度？ 基本指导思想：减少BJT基区电荷存储效应和负载电容所引起的时延。 措施：改变输入，输出电路的结构——用多个BJT构成TTL逻辑门电路。 1．电路结构 + _ v O T 1 T 2 T 4 T 3 R b1 R C4 R C2 R e2 D R L v I 4k 1.6k 130 V CC (5V) 1k v I4 v I3 输入级 中间级 (驱动输出级) 输出级 2．工作原理 + _ v O T 1 T 2 T 4 T 3 R b1 R C4 R C2 R e2 D R L v I 4k 1.6k 130 V CC (5V) 1k v I4 v I3 输入级 中间级 (驱动输出级) 输出级 1）输入为高电平“1”时（约3.6V） 当输入端为“1”（约3.6V）时，VCC通过Rb1和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平? O = 0.2V，即输出为“0”。 T1的发射结反偏，集电结正偏，T1处于e结和c结倒置的放大状态。 实现了反相器的逻辑功能之一：输入为高电平时，输出为低电平。 2）输入为低电平“0”时（约0.2V） T1发射结导通，T1的基极电位被钳位到VB1=0.9V。T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4 ≈ VCC = 5V ，使T4和D导通，则有： 实现了反相器的逻辑功能之二：输入为低电平时，输出为高电平。 + _ v O T 1 T 2 T 4 T 3 R b1 R C4 R C2 R e2 D R L v I 4k 1.6k 130 V CC (5V) 1k v I4 v I3 输入级 中间级 (驱动输出级) 输出级 3） TTL反相器的开关速度的提高 ① 采用输入级提高工作速度 + _ v O T 1 T 2 T 4 T 3 R b1 R C4 R C2 R e2 D R L v I 4k 1.6k 130 V CC (5V) 1k v I4 v I3 输入级 中间级 (驱动输出级) 输出级 输入由高（3.6V）→低（0.2V）瞬间 VB1＝0.2＋0.7＝0.9V。 由于，T2、T3原饱和，基区存储电荷来不及